PCB (Bảng mạch in), tên tiếng Trung là bảng mạch in hay còn gọi là bảng mạch in, là linh kiện điện tử quan trọng, giá đỡ cho các linh kiện điện tử, đồng thời là vật mang cho các kết nối điện của linh kiện điện tử. Bởi vì nó được chế tạo bằng cách in điện tử nên nó được gọi là bảng mạch “in”.
1. Làm thế nào để chọn bảng PCB?
Việc lựa chọn bo mạch PCB phải đạt được sự cân bằng giữa việc đáp ứng yêu cầu thiết kế, sản xuất hàng loạt và chi phí. Yêu cầu thiết kế bao gồm cả thành phần điện và cơ khí. Thông thường vấn đề vật liệu này quan trọng hơn khi thiết kế bo mạch PCB tốc độ rất cao (tần số lớn hơn GHz).
Ví dụ, vật liệu FR-4 được sử dụng phổ biến hiện nay có thể không phù hợp vì tổn thất điện môi ở tần số vài GHz sẽ ảnh hưởng lớn đến sự suy giảm tín hiệu. Liên quan đến điện, cần chú ý xem hằng số điện môi (hằng số điện môi) và tổn thất điện môi có phù hợp với tần số thiết kế hay không.
2. Làm thế nào để tránh nhiễu tần số cao?
Ý tưởng cơ bản của việc tránh nhiễu tần số cao là giảm thiểu nhiễu của các trường điện từ tín hiệu tần số cao, được gọi là nhiễu xuyên âm (Crosstalk). Bạn có thể tăng khoảng cách giữa tín hiệu tốc độ cao và tín hiệu tương tự hoặc thêm dấu vết bảo vệ mặt đất/dòng rẽ bên cạnh tín hiệu tương tự. Cũng chú ý đến nhiễu của mặt đất kỹ thuật số với mặt đất analog.
3. Trong thiết kế tốc độ cao, làm thế nào để giải quyết vấn đề toàn vẹn tín hiệu?
Tính toàn vẹn của tín hiệu về cơ bản là vấn đề kết hợp trở kháng. Các yếu tố ảnh hưởng đến kết hợp trở kháng bao gồm cấu trúc và trở kháng đầu ra của nguồn tín hiệu, trở kháng đặc tính của đường, đặc điểm của đầu tải và cấu trúc liên kết của đường. Giải pháp là dựa vào điểm cuối và điều chỉnh cấu trúc liên kết của hệ thống dây điện.
4. Phương pháp phân phối chênh lệch được thực hiện như thế nào?
Có hai điểm cần chú ý trong việc đấu dây của cặp vi sai. Một là độ dài của hai dòng phải càng dài càng tốt. Có hai cách song song, một là hai đường chạy trên cùng một lớp dây (side-by-side), hai là hai đường chạy trên hai lớp liền kề trên và dưới (over-under). Nói chung, trước đây side-by-side (side by side, side by side) được sử dụng theo nhiều cách.
5. Đối với đường tín hiệu đồng hồ chỉ có một đầu ra, cách thực hiện nối dây vi sai như thế nào?
Để sử dụng nối dây vi sai, điều duy nhất có ý nghĩa là nguồn tín hiệu và máy thu đều là tín hiệu vi sai. Vì vậy, không thể sử dụng dây vi sai cho tín hiệu đồng hồ chỉ có một đầu ra.
6. Có thể thêm một điện trở phù hợp giữa các cặp đường dây vi sai ở đầu nhận không?
Điện trở phù hợp giữa các cặp đường dây vi sai ở đầu thu thường được thêm vào và giá trị của nó phải bằng giá trị của trở kháng vi sai. Bằng cách này, chất lượng tín hiệu sẽ tốt hơn.
7. Tại sao các cặp vi sai phải đi dây gần nhau và song song?
Việc định tuyến các cặp vi sai phải gần nhau và song song. Cái gọi là độ gần thích hợp là do khoảng cách sẽ ảnh hưởng đến giá trị của trở kháng vi sai, đây là một thông số quan trọng để thiết kế một cặp vi sai. Nhu cầu song song cũng là do nhu cầu duy trì tính nhất quán của trở kháng vi sai. Nếu hai đường xa hoặc gần, trở kháng vi sai sẽ không nhất quán, điều này sẽ ảnh hưởng đến tính toàn vẹn tín hiệu (tính toàn vẹn tín hiệu) và độ trễ thời gian (độ trễ thời gian).
8. Cách giải quyết một số xung đột về lý thuyết trong nối dây thực tế
Về cơ bản, việc tách mặt đất analog/kỹ thuật số là đúng. Cần lưu ý rằng các dấu vết tín hiệu không được vượt qua vị trí được phân chia (hào) càng nhiều càng tốt và đường dẫn dòng điện trở lại (đường dẫn dòng điện trở lại) của nguồn điện và tín hiệu không được quá lớn.
Bộ tạo dao động tinh thể là một mạch dao động phản hồi dương tương tự. Để có tín hiệu dao động ổn định, nó phải đáp ứng các thông số về độ lợi và pha của vòng lặp. Tuy nhiên, đặc tính dao động của tín hiệu tương tự này dễ bị nhiễu và thậm chí việc thêm dấu vết bảo vệ mặt đất cũng có thể không thể cách ly hoàn toàn nhiễu. Và nếu ở quá xa, tiếng ồn trên mặt đất cũng sẽ ảnh hưởng đến mạch dao động phản hồi dương. Do đó, khoảng cách giữa bộ dao động tinh thể và chip phải càng gần càng tốt.
Quả thực, có nhiều xung đột giữa các yêu cầu định tuyến tốc độ cao và EMI. Nhưng nguyên tắc cơ bản là các điện trở và tụ điện hoặc hạt ferit được thêm vào do EMI không thể khiến một số đặc tính điện của tín hiệu không đáp ứng được các thông số kỹ thuật. Vì vậy, tốt nhất nên sử dụng các kỹ thuật sắp xếp dây và xếp chồng PCB để giải quyết hoặc giảm thiểu các vấn đề EMI, chẳng hạn như định tuyến tín hiệu tốc độ cao đến lớp bên trong. Cuối cùng, sử dụng tụ điện trở hoặc hạt ferit để giảm hư hỏng tín hiệu.
9. Làm thế nào để giải quyết mâu thuẫn giữa đấu dây thủ công và đấu dây tự động của tín hiệu tốc độ cao?
Hầu hết các bộ định tuyến tự động của phần mềm định tuyến mạnh hơn hiện nay đều có các ràng buộc đặt ra để kiểm soát phương thức định tuyến và số lượng vias. Các mục thiết lập về khả năng của động cơ cuộn dây và các điều kiện ràng buộc của các công ty EDA khác nhau đôi khi rất khác nhau.
Ví dụ: có đủ ràng buộc để kiểm soát cách rắn ngoằn ngoèo không, có thể kiểm soát khoảng cách của các cặp vi sai không, v.v. Điều này sẽ ảnh hưởng đến việc liệu phương pháp định tuyến thu được bằng định tuyến tự động có đáp ứng được ý tưởng của người thiết kế hay không.
Ngoài ra, độ khó của việc điều chỉnh dây điện bằng tay cũng có mối liên hệ tuyệt đối với khả năng quấn dây của động cơ. Ví dụ, khả năng đẩy của dấu vết, khả năng đẩy của vias và thậm chí khả năng đẩy của dấu vết sang đồng, v.v. Vì vậy, việc chọn một bộ định tuyến có công suất động cơ cuộn dây mạnh là giải pháp.
10. Về phiếu dùng thử.
Phiếu kiểm tra được sử dụng để đo xem trở kháng đặc tính của PCB được sản xuất có đáp ứng các yêu cầu thiết kế bằng TDR (Máy đo phản xạ miền thời gian) hay không. Nói chung, trở kháng cần điều khiển có hai trường hợp: một đường dây và một cặp vi sai. Do đó, độ rộng dòng và khoảng cách dòng (khi có cặp vi sai) trên phiếu kiểm tra phải giống với các dòng được kiểm soát.
Điều quan trọng nhất là vị trí của điểm nối đất khi đo. Để giảm giá trị điện cảm của dây dẫn nối đất (dây nối đất), nơi nối đất của đầu dò TDR (đầu dò) thường rất gần với nơi đo tín hiệu (đầu dò). Do đó, khoảng cách và phương pháp giữa điểm đo tín hiệu trên phiếu kiểm tra và điểm nối đất Để khớp với đầu dò được sử dụng
11. Trong thiết kế PCB tốc độ cao, vùng trống của lớp tín hiệu có thể được phủ bằng đồng, nhưng đồng của nhiều lớp tín hiệu nên được phân bổ như thế nào trên mặt đất và nguồn điện?
Nói chung, hầu hết đồng trong khu vực trống đều được nối đất. Chỉ cần chú ý đến khoảng cách giữa đồng và đường tín hiệu khi đặt đồng bên cạnh đường tín hiệu tốc độ cao, vì đồng lắng sẽ làm giảm trở kháng đặc tính của dấu vết một chút. Ngoài ra, hãy cẩn thận để không ảnh hưởng đến trở kháng đặc tính của các lớp khác, chẳng hạn như trong cấu trúc của đường dây dải kép.
12. Có thể sử dụng mô hình đường microstrip để tính trở kháng đặc tính của đường tín hiệu phía trên mặt phẳng nguồn không? Tín hiệu giữa nguồn và mặt đất có thể được tính toán bằng mô hình dải băng không?
Có, cả mặt phẳng nguồn và mặt phẳng đất phải được coi là mặt phẳng tham chiếu khi tính toán trở kháng đặc tính. Ví dụ, một bảng bốn lớp: lớp trên cùng-lớp năng lượng-lớp mặt đất-lớp dưới cùng. Tại thời điểm này, mô hình trở kháng đặc tính của dấu vết lớp trên cùng là mô hình đường vi dải với mặt phẳng nguồn làm mặt phẳng tham chiếu.
13. Nhìn chung, việc tạo điểm kiểm tra tự động bằng phần mềm trên bảng in mật độ cao có đáp ứng được yêu cầu kiểm tra của sản xuất hàng loạt không?
Việc các điểm kiểm tra do phần mềm chung tạo ra có đáp ứng các yêu cầu kiểm tra hay không còn phụ thuộc vào việc các thông số kỹ thuật để thêm điểm kiểm tra có đáp ứng các yêu cầu của thiết bị kiểm tra hay không. Ngoài ra, nếu hệ thống dây điện quá dày đặc và thông số kỹ thuật để thêm điểm kiểm tra tương đối nghiêm ngặt, thì có thể không thể tự động thêm điểm kiểm tra vào từng đoạn của đường dây. Tất nhiên, cần phải điền thủ công những chỗ cần kiểm tra.
14. Việc thêm điểm kiểm tra có ảnh hưởng đến chất lượng tín hiệu tốc độ cao không?
Về việc nó có ảnh hưởng đến chất lượng tín hiệu hay không, nó phụ thuộc vào cách thêm điểm kiểm tra và tốc độ tín hiệu. Về cơ bản, các điểm kiểm tra bổ sung (không sử dụng chân via hoặc DIP hiện có làm điểm kiểm tra) có thể được thêm vào đường dây hoặc rút ra khỏi đường dây. Cái trước tương đương với việc thêm một tụ điện nhỏ trực tuyến, trong khi cái sau là một nhánh bổ sung.
Hai tình huống này sẽ ảnh hưởng ít nhiều đến tín hiệu tốc độ cao và mức độ ảnh hưởng liên quan đến tốc độ tần số của tín hiệu và tốc độ biên của tín hiệu (tốc độ cạnh). Quy mô của tác động có thể được biết thông qua mô phỏng. Về nguyên tắc, điểm kiểm tra càng nhỏ thì càng tốt (tất nhiên cũng phải đáp ứng yêu cầu của thiết bị kiểm tra). Cành càng ngắn thì càng tốt.
15. Một số PCB tạo thành một hệ thống, dây nối đất giữa các bo mạch nên được nối như thế nào?
Khi tín hiệu hoặc nguồn điện giữa các bảng PCB khác nhau được kết nối với nhau, ví dụ bảng A có nguồn hoặc tín hiệu gửi đến bảng B thì phải có một dòng điện bằng nhau chạy từ lớp đất trở lại bảng A (đây là Luật hiện hành Kirchoff).
Dòng điện trên hệ tầng này sẽ tìm đến nơi có ít lực cản nhất để chảy ngược lại. Do đó, số lượng chân được gán cho mặt phẳng mặt đất không được quá nhỏ ở mỗi giao diện, bất kể đó là nguồn điện hay tín hiệu, để giảm trở kháng, có thể giảm nhiễu trên mặt phẳng mặt đất.
Ngoài ra, còn có thể phân tích toàn bộ vòng dòng điện, đặc biệt là phần có dòng điện lớn và điều chỉnh phương thức kết nối của khối hoặc dây nối đất để điều khiển dòng điện (ví dụ: tạo trở kháng thấp ở đâu đó, sao cho hầu hết dòng điện chảy từ nơi này), giảm tác động đến các tín hiệu khác nhạy cảm hơn.
16. Bạn có thể giới thiệu một số sách và dữ liệu kỹ thuật nước ngoài về thiết kế PCB tốc độ cao được không?
Ngày nay, các mạch kỹ thuật số tốc độ cao được sử dụng trong các lĩnh vực liên quan như mạng truyền thông và máy tính. Về mặt mạng truyền thông, tần số hoạt động của bo mạch PCB đã lên tới GHz và theo tôi biết, số lượng lớp xếp chồng lên nhau lên tới 40 lớp.
Các ứng dụng liên quan đến máy tính cũng nhờ vào sự tiến bộ của chip. Dù là PC thông thường hay máy chủ (Server), tần số hoạt động tối đa trên bo mạch cũng đã đạt tới 400 MHz (như Rambus).
Để đáp ứng các yêu cầu định tuyến tốc độ cao và mật độ cao, nhu cầu về vias mù/chôn, mircrovias và công nghệ quy trình xây dựng đang dần tăng lên. Những yêu cầu thiết kế này có sẵn để các nhà sản xuất sản xuất hàng loạt.
17. Hai công thức trở kháng đặc tính được tham chiếu thường xuyên:
Đường vi dải (microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] trong đó W là độ rộng đường, T là độ dày đồng của vết và H là Khoảng cách từ vết đến mặt phẳng tham chiếu, Er là hằng số điện môi của vật liệu PCB (hằng số điện môi). Công thức này chỉ có thể áp dụng khi 0,1<(W/H)<2,0 và 1<(Er)<15.
Đường sọc (stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} trong đó H là khoảng cách giữa hai mặt phẳng tham chiếu và vết nằm ở giữa hai mặt phẳng tham chiếu. Công thức này chỉ có thể áp dụng khi W/H<0,35 và T/H<0,25.
18. Có thể thêm dây nối đất vào giữa đường tín hiệu vi sai không?
Nói chung, không thể thêm dây nối đất vào giữa tín hiệu vi sai. Bởi vì điểm quan trọng nhất của nguyên tắc ứng dụng tín hiệu vi sai là tận dụng các lợi ích do khớp nối (khớp) lẫn nhau mang lại giữa các tín hiệu vi sai, chẳng hạn như khử từ thông, khả năng chống nhiễu, v.v. Nếu thêm một dây nối đất ở giữa, hiệu ứng ghép nối sẽ bị phá hủy.
19. Thiết kế bảng mạch cứng nhắc có yêu cầu phần mềm thiết kế và thông số kỹ thuật đặc biệt không?
Mạch in linh hoạt (FPC) có thể được thiết kế bằng phần mềm thiết kế PCB thông thường. Đồng thời sử dụng định dạng Gerber để sản xuất cho các nhà sản xuất FPC.
20. Nguyên tắc chọn điểm nối đất của PCB và vỏ máy là như thế nào?
Nguyên tắc chọn điểm nối đất của PCB và vỏ là sử dụng mặt đất của khung để cung cấp đường dẫn có trở kháng thấp cho dòng điện trở lại (dòng quay trở lại) và kiểm soát đường đi của dòng điện quay trở lại. Ví dụ, thường ở gần thiết bị tần số cao hoặc máy phát xung nhịp, lớp nối đất của PCB có thể được nối với mặt đất của khung máy bằng cách cố định vít để giảm thiểu diện tích của toàn bộ vòng lặp hiện tại, từ đó làm giảm bức xạ điện từ.
21. Chúng ta nên bắt đầu với những khía cạnh nào khi gỡ lỗi bảng mạch?
Đối với các mạch kỹ thuật số, trước tiên hãy xác định ba điều theo trình tự:
1. Xác minh rằng tất cả các giá trị nguồn cung cấp đều có kích thước phù hợp với thiết kế. Một số hệ thống có nhiều nguồn điện có thể yêu cầu một số thông số kỹ thuật nhất định về thứ tự và tốc độ của một số nguồn điện nhất định.
2. Xác minh rằng tất cả các tần số tín hiệu đồng hồ đều hoạt động bình thường và không có vấn đề không đơn điệu ở các cạnh tín hiệu.
3. Xác nhận xem tín hiệu đặt lại có đáp ứng các yêu cầu kỹ thuật hay không. Nếu tất cả những điều này đều bình thường thì chip sẽ gửi tín hiệu của chu kỳ (chu kỳ) đầu tiên. Tiếp theo, gỡ lỗi theo nguyên lý hoạt động của hệ thống và giao thức bus.
22. Khi kích thước của bảng mạch được cố định, nếu cần cung cấp nhiều chức năng hơn trong thiết kế, thì thường cần phải tăng mật độ vết của PCB, nhưng điều này có thể dẫn đến tăng cường sự giao thoa lẫn nhau của các dấu vết, và tại đồng thời, các vết quá mỏng để tăng trở kháng. Không thể hạ xuống được, xin chuyên gia giới thiệu kỹ năng thiết kế PCB mật độ cao tốc độ cao ( ≥100 MHz)?
Khi thiết kế PCB tốc độ cao và mật độ cao, cần đặc biệt chú ý đến nhiễu xuyên âm vì nó ảnh hưởng lớn đến thời gian và tính toàn vẹn của tín hiệu.
Dưới đây là một số điều cần chú ý:
Kiểm soát tính liên tục và sự phù hợp của trở kháng đặc tính vết.
Kích thước của khoảng cách dấu vết. Nói chung, khoảng cách thường thấy là gấp đôi chiều rộng dòng. Tác động của khoảng cách vết lên thời gian và tính toàn vẹn tín hiệu có thể được biết thông qua mô phỏng và có thể tìm thấy khoảng cách tối thiểu có thể chấp nhận được. Kết quả có thể khác nhau tùy theo chip.
Chọn phương pháp chấm dứt thích hợp.
Tránh cùng hướng của các dấu vết ở các lớp liền kề trên và dưới, hoặc thậm chí chồng lên nhau các dấu vết trên và dưới, vì loại nhiễu xuyên âm này lớn hơn so với các dấu vết liền kề trên cùng một lớp.
Sử dụng vias mù/chôn để tăng diện tích dấu vết. Nhưng chi phí sản xuất bo mạch PCB sẽ tăng lên. Quả thực rất khó để đạt được sự song song hoàn toàn và độ dài bằng nhau trong quá trình triển khai thực tế, nhưng vẫn cần phải làm điều đó càng nhiều càng tốt.
Ngoài ra, việc kết thúc vi sai và kết thúc chế độ chung có thể được dự trữ để giảm thiểu tác động đến tính toàn vẹn của tín hiệu và thời gian.
23. Bộ lọc ở nguồn điện analog thường là mạch LC. Nhưng tại sao đôi khi LC lọc kém hiệu quả hơn RC?
Việc so sánh hiệu ứng của bộ lọc LC và RC phải xem xét liệu dải tần cần lọc và việc lựa chọn giá trị điện cảm có phù hợp hay không. Vì điện kháng (reactance) của cuộn cảm có liên quan đến giá trị điện cảm và tần số.
Nếu tần số nhiễu của nguồn điện thấp và giá trị điện cảm không đủ lớn thì hiệu quả lọc có thể không tốt bằng RC. Tuy nhiên, cái giá phải trả cho việc sử dụng bộ lọc RC là điện trở tự tiêu tán năng lượng, kém hiệu quả hơn và chú ý đến mức điện trở được chọn có thể xử lý.
24. Phương pháp chọn giá trị điện cảm và điện dung khi lọc là gì?
Ngoài tần số nhiễu muốn lọc, việc lựa chọn giá trị độ tự cảm còn tính đến khả năng đáp ứng của dòng điện tức thời. Nếu cực đầu ra của LC có cơ hội tạo ra dòng điện lớn ngay lập tức, thì giá trị điện cảm quá lớn sẽ cản trở tốc độ của dòng điện lớn chạy qua cuộn cảm và làm tăng nhiễu gợn. Giá trị điện dung liên quan đến kích thước của giá trị đặc tả nhiễu gợn có thể được chấp nhận.
Yêu cầu giá trị nhiễu gợn càng nhỏ thì giá trị tụ điện càng lớn. ESR/ESL của tụ điện cũng sẽ có tác động. Ngoài ra, nếu LC được đặt ở đầu ra của nguồn điện điều chỉnh chuyển mạch thì cũng cần chú ý đến ảnh hưởng của cực/không do LC tạo ra đến độ ổn định của vòng điều khiển phản hồi âm. .
25. Làm thế nào để đáp ứng được yêu cầu EMC nhiều nhất có thể mà không gây quá nhiều áp lực về chi phí?
Chi phí tăng lên do EMC trên PCB thường là do sự gia tăng số lượng lớp nối đất để tăng cường hiệu ứng che chắn và bổ sung thêm hạt ferrite, cuộn cảm và các thiết bị triệt tiêu sóng hài tần số cao khác. Ngoài ra, thông thường cần phải phối hợp với các kết cấu che chắn trên các cơ chế khác để toàn bộ hệ thống đạt được yêu cầu EMC. Sau đây chỉ là một số mẹo thiết kế bảng mạch PCB để giảm hiệu ứng bức xạ điện từ do mạch tạo ra.
Chọn một thiết bị có tốc độ quay chậm nhất có thể để giảm các thành phần tần số cao do tín hiệu tạo ra.
Chú ý đến vị trí đặt các linh kiện tần số cao, không quá gần các đầu nối bên ngoài.
Hãy chú ý đến sự kết hợp trở kháng của tín hiệu tốc độ cao, lớp nối dây và đường dẫn dòng điện trở lại của nó (đường dẫn dòng điện trở lại) để giảm sự phản xạ và bức xạ tần số cao.
Đặt các tụ điện tách rời vừa đủ và thích hợp tại các chân nguồn của từng thiết bị để giảm thiểu tiếng ồn trên mặt phẳng nguồn và mặt đất. Đặc biệt chú ý đến việc đáp ứng tần số và đặc tính nhiệt độ của tụ điện có đáp ứng yêu cầu thiết kế hay không.
Mặt đất gần đầu nối bên ngoài có thể được tách biệt đúng cách khỏi đội hình và mặt đất của đầu nối phải được nối với mặt đất khung gầm gần đó.
Sử dụng hợp lý các dấu vết bảo vệ mặt đất/dây rẽ nhánh bên cạnh một số tín hiệu tốc độ đặc biệt cao. Nhưng hãy chú ý đến ảnh hưởng của dấu vết bảo vệ/sóng rẽ lên trở kháng đặc tính của dấu vết.
Lớp năng lượng hướng vào trong hơn 20H so với hệ tầng và H là khoảng cách giữa lớp năng lượng và hệ tầng.
26. Khi có nhiều khối chức năng kỹ thuật số/analog trong một bảng PCB, cách làm thông thường là tách mặt đất kỹ thuật số/analog. Lý do là gì?
Lý do tách mặt đất kỹ thuật số/analog là vì mạch kỹ thuật số sẽ tạo ra nhiễu trên nguồn điện và mặt đất khi chuyển đổi giữa điện thế cao và thấp. Độ lớn của nhiễu liên quan đến tốc độ tín hiệu và cường độ dòng điện. Nếu mặt đất không được phân chia và nhiễu do mạch tạo ra trong vùng kỹ thuật số lớn và mạch trong vùng analog rất gần thì ngay cả khi tín hiệu số và tín hiệu analog không giao nhau, tín hiệu analog vẫn sẽ bị nhiễu. bởi tiếng ồn mặt đất. Có nghĩa là, phương pháp không phân chia mặt đất kỹ thuật số và analog chỉ có thể được sử dụng khi vùng mạch analog ở xa vùng mạch kỹ thuật số tạo ra nhiễu lớn.
27. Một cách tiếp cận khác là đảm bảo rằng bố cục riêng biệt kỹ thuật số/analog và các đường tín hiệu kỹ thuật số/analog không giao nhau, toàn bộ bo mạch PCB không bị phân chia và mặt đất kỹ thuật số/analog được kết nối với mặt phẳng đất này. Vấn đề là gì?
Yêu cầu mà các dấu vết tín hiệu số-tương tự không thể vượt qua là do đường dẫn dòng phản hồi (đường dẫn dòng trở lại) của tín hiệu số nhanh hơn một chút sẽ cố gắng chảy ngược về nguồn tín hiệu số dọc theo mặt đất gần đáy dấu vết. chéo, nhiễu do dòng hồi lưu tạo ra sẽ xuất hiện trong vùng mạch analog.
28. Làm thế nào để xem xét vấn đề phối hợp trở kháng khi thiết kế sơ đồ nguyên lý thiết kế PCB tốc độ cao?
Khi thiết kế mạch PCB tốc độ cao, kết hợp trở kháng là một trong những yếu tố thiết kế. Giá trị trở kháng có mối quan hệ tuyệt đối với phương pháp định tuyến, chẳng hạn như đi trên lớp bề mặt (microstrip) hoặc lớp bên trong (dải/dải kép), khoảng cách từ lớp tham chiếu (lớp nguồn hoặc lớp mặt đất), chiều rộng vết, PCB vật liệu, v.v. Cả hai sẽ ảnh hưởng đến giá trị trở kháng đặc tính của dấu vết.
Nghĩa là, giá trị trở kháng chỉ có thể được xác định sau khi nối dây. Phần mềm mô phỏng chung sẽ không thể xem xét một số điều kiện nối dây có trở kháng không liên tục do hạn chế của mô hình đường dây hoặc thuật toán toán học được sử dụng. Tại thời điểm này, chỉ có một số đầu cuối (đầu cuối), chẳng hạn như điện trở nối tiếp, có thể được bảo lưu trên sơ đồ. để giảm thiểu ảnh hưởng của sự gián đoạn trở kháng vết. Giải pháp cơ bản thực sự cho vấn đề này là cố gắng tránh sự gián đoạn trở kháng khi nối dây.
29. Tôi có thể cung cấp thư viện mô hình IBIS chính xác hơn ở đâu?
Độ chính xác của mô hình IBIS ảnh hưởng trực tiếp đến kết quả mô phỏng. Về cơ bản, IBIS có thể được coi là dữ liệu đặc tính điện của mạch tương đương của bộ đệm I/O chip thực tế, thường có thể thu được bằng cách chuyển đổi mô hình SPICE và dữ liệu của SPICE có mối quan hệ tuyệt đối với việc sản xuất chip, do đó cùng một thiết bị được cung cấp bởi các nhà sản xuất chip khác nhau. Dữ liệu trong SPICE là khác nhau và dữ liệu trong mô hình IBIS được chuyển đổi cũng sẽ khác nhau tương ứng.
Điều đó có nghĩa là, nếu thiết bị của nhà sản xuất A được sử dụng, chỉ họ mới có khả năng cung cấp dữ liệu mẫu chính xác cho thiết bị của họ, bởi vì không ai khác biết rõ hơn họ về quy trình sản xuất thiết bị của họ. Nếu IBIS do nhà sản xuất cung cấp không chính xác, giải pháp duy nhất là liên tục yêu cầu nhà sản xuất cải tiến.
30. Khi thiết kế PCB tốc độ cao, người thiết kế nên xem xét các quy tắc của EMC và EMI từ những khía cạnh nào?
Nói chung, thiết kế EMI/EMC cần xem xét cả khía cạnh bức xạ và dẫn điện. Phần trước thuộc phần tần số cao hơn ( ≥30 MHz) và phần sau thuộc phần tần số thấp hơn ( 30 MHz).
Vì vậy bạn không thể chỉ chú ý đến tần số cao mà bỏ qua phần tần số thấp. Một thiết kế EMI/EMC tốt phải tính đến vị trí của thiết bị, cách sắp xếp ngăn xếp PCB, cách kết nối quan trọng, việc lựa chọn thiết bị, v.v. khi bắt đầu bố trí. Nếu không có sự sắp xếp trước tốt hơn thì có thể giải quyết sau. Sẽ đạt được kết quả gấp đôi với một nửa công sức và tăng chi phí.
Ví dụ, vị trí của bộ tạo xung nhịp không được càng gần đầu nối bên ngoài càng tốt, tín hiệu tốc độ cao phải đi đến lớp bên trong càng xa càng tốt và chú ý đến tính liên tục của kết hợp trở kháng đặc tính và lớp tham chiếu để giảm phản xạ và độ dốc (tốc độ xoay) của tín hiệu do thiết bị đẩy phải càng nhỏ càng tốt để giảm mức cao. Khi chọn tụ điện tách/bỏ qua, hãy chú ý xem đáp ứng tần số của nó có đáp ứng yêu cầu để giảm tiếng ồn máy bay điện.
Ngoài ra, hãy chú ý đến đường trở về của dòng tín hiệu tần số cao để làm cho diện tích vòng lặp càng nhỏ càng tốt (nghĩa là trở kháng vòng lặp càng nhỏ càng tốt) để giảm bức xạ. Cũng có thể kiểm soát phạm vi tiếng ồn tần số cao bằng cách chia đội hình. Cuối cùng, chọn đúng điểm nối đất của PCB và vỏ máy (nối đất khung máy).
31. Làm thế nào để chọn công cụ EDA?
Trong các phần mềm thiết kế pcb hiện nay, phân tích nhiệt không phải là điểm mạnh nên không khuyến khích sử dụng. Đối với các chức năng khác 1.3.4, bạn có thể chọn PADS hoặc Cadence, tỷ lệ giữa hiệu suất và giá cả đều tốt. Những người mới bắt đầu thiết kế PLD có thể sử dụng môi trường tích hợp do các nhà sản xuất chip PLD cung cấp và có thể sử dụng các công cụ một điểm khi thiết kế hơn một triệu cổng.
32. Vui lòng giới thiệu một phần mềm EDA phù hợp để xử lý và truyền tín hiệu tốc độ cao.
Đối với thiết kế mạch thông thường, PADS của INNOVEDA rất tốt và có phần mềm mô phỏng phù hợp, loại thiết kế này thường chiếm 70% số ứng dụng. Đối với thiết kế mạch tốc độ cao, mạch hỗn hợp analog và kỹ thuật số, giải pháp Cadence phải là phần mềm có hiệu suất và giá cả tốt hơn. Tất nhiên, hiệu năng của Mentor vẫn rất tốt, đặc biệt là khả năng quản lý quy trình thiết kế của nó phải là tốt nhất.
33. Giải thích ý nghĩa từng lớp của bo mạch PCB
Topoverlay —- tên của thiết bị cấp cao nhất, còn được gọi là chú giải màn hình lụa hàng đầu hoặc thành phần hàng đầu, chẳng hạn như R1 C5,
IC10.bottomoverlay–tương tự như nhiều lớp—–Nếu bạn thiết kế một bảng 4 lớp, bạn đặt một miếng đệm miễn phí hoặc thông qua, xác định nó là nhiều lớp, thì miếng đệm của nó sẽ tự động xuất hiện trên 4 lớp, nếu Bạn chỉ xác định nó là lớp trên cùng, thì phần đệm của nó sẽ chỉ xuất hiện ở lớp trên cùng.
34. Cần chú ý đến những khía cạnh nào trong thiết kế, định tuyến và bố trí PCB tần số cao trên 2G?
PCB tần số cao trên 2G thuộc về thiết kế mạch tần số vô tuyến và không nằm trong phạm vi thảo luận về thiết kế mạch kỹ thuật số tốc độ cao. Cách bố trí và định tuyến của mạch RF cần được xem xét cùng với sơ đồ nguyên lý, vì cách bố trí và định tuyến sẽ gây ra hiệu ứng phân phối.
Hơn nữa, một số thiết bị thụ động trong thiết kế mạch RF được hiện thực hóa thông qua định nghĩa tham số và lá đồng có hình dạng đặc biệt. Do đó, các công cụ EDA được yêu cầu cung cấp các thiết bị tham số và chỉnh sửa lá đồng có hình dạng đặc biệt.
Máy trạm của Mentor có mô-đun thiết kế RF chuyên dụng đáp ứng các yêu cầu này. Hơn nữa, thiết kế tần số vô tuyến nói chung đòi hỏi các công cụ phân tích mạch tần số vô tuyến đặc biệt, nổi tiếng nhất trong ngành là eesoft của Agilent, có giao diện tốt với các công cụ của Mentor.
35. Đối với thiết kế PCB tần số cao trên 2G, thiết kế vi dải phải tuân theo những quy tắc nào?
Để thiết kế các đường dây microstrip RF cần sử dụng các công cụ phân tích trường 3D để trích xuất các thông số đường truyền. Tất cả các quy tắc phải được chỉ định trong công cụ trích xuất trường này.
36. Đối với PCB có tất cả các tín hiệu số, trên bo mạch có nguồn xung nhịp 80 MHz. Ngoài việc sử dụng lưới thép (nối đất), nên sử dụng loại mạch điện nào để bảo vệ nhằm đảm bảo đủ khả năng dẫn động?
Để đảm bảo khả năng điều khiển của đồng hồ, nó không được thực hiện thông qua bảo vệ. Nói chung, đồng hồ được sử dụng để điều khiển chip. Mối quan tâm chung về khả năng điều khiển đồng hồ là do tải nhiều đồng hồ. Chip điều khiển đồng hồ được sử dụng để chuyển đổi một tín hiệu đồng hồ thành nhiều tín hiệu và áp dụng kết nối điểm-điểm. Khi lựa chọn chip điều khiển, ngoài việc đảm bảo về cơ bản phù hợp với tải và biên tín hiệu đáp ứng yêu cầu (nói chung, đồng hồ là tín hiệu hiệu quả biên), khi tính toán thời gian hệ thống, độ trễ của đồng hồ trong trình điều khiển chip phải được tính đến.
37. Nếu sử dụng bảng tín hiệu đồng hồ riêng biệt, loại giao diện nào thường được sử dụng để đảm bảo việc truyền tín hiệu đồng hồ ít bị ảnh hưởng hơn?
Tín hiệu đồng hồ càng ngắn thì hiệu ứng đường truyền càng nhỏ. Sử dụng bảng tín hiệu đồng hồ riêng sẽ tăng chiều dài định tuyến tín hiệu. Và nguồn điện nối đất của bo mạch cũng là một vấn đề. Để truyền đường dài, nên sử dụng tín hiệu vi sai. Size L có thể đáp ứng được yêu cầu về dung lượng ổ, tuy nhiên đồng hồ của bạn không quá nhanh thì không cần thiết.
38, 27M, dòng đồng hồ SDRAM (80M-90M), sóng hài thứ hai và thứ ba của các dòng đồng hồ này chỉ nằm trong băng tần VHF và nhiễu rất lớn sau khi tần số cao đi vào từ đầu thu. Ngoài việc rút ngắn độ dài dòng thì còn cách nào hay nữa?
Nếu sóng hài thứ ba lớn và sóng hài thứ hai nhỏ, có thể là do chu kỳ nhiệm vụ của tín hiệu là 50%, vì trong trường hợp này, tín hiệu không có sóng hài chẵn. Tại thời điểm này, cần phải sửa đổi chu kỳ nhiệm vụ tín hiệu. Ngoài ra, nếu tín hiệu đồng hồ là một chiều thì việc kết hợp chuỗi đầu cuối nguồn thường được sử dụng. Điều này ngăn chặn các phản xạ thứ cấp mà không ảnh hưởng đến tốc độ xung nhịp. Giá trị phù hợp ở đầu nguồn có thể thu được bằng cách sử dụng công thức trong hình bên dưới.
39. Cấu trúc liên kết của hệ thống dây điện là gì?
Cấu trúc liên kết, một số còn được gọi là thứ tự định tuyến. Đối với thứ tự nối dây của mạng được kết nối nhiều cổng.
40. Làm thế nào để điều chỉnh cấu trúc liên kết của hệ thống dây điện để cải thiện tính toàn vẹn của tín hiệu?
Loại hướng tín hiệu mạng này phức tạp hơn, vì đối với tín hiệu một chiều, hai chiều và tín hiệu ở các cấp độ khác nhau, cấu trúc liên kết có ảnh hưởng khác nhau và rất khó để nói cấu trúc liên kết nào có lợi cho chất lượng tín hiệu. Hơn nữa, khi thực hiện tiền mô phỏng, việc sử dụng cấu trúc liên kết nào là yêu cầu rất cao đối với các kỹ sư và đòi hỏi sự hiểu biết về nguyên lý mạch, loại tín hiệu và thậm chí cả những khó khăn khi đi dây.
41. Làm thế nào để giảm bớt vấn đề EMI bằng cách sắp xếp xếp chồng?
Trước hết, EMI cần được xem xét từ hệ thống và chỉ riêng PCB không thể giải quyết được vấn đề. Đối với EMI, tôi nghĩ rằng việc xếp chồng chủ yếu là để cung cấp đường dẫn tín hiệu trở lại ngắn nhất, giảm diện tích ghép và triệt tiêu nhiễu chế độ vi sai. Ngoài ra, lớp mặt đất và lớp nguồn được liên kết chặt chẽ và phần mở rộng lớn hơn lớp nguồn một cách thích hợp, điều này rất tốt cho việc triệt tiêu nhiễu chế độ chung.
42. Tại sao lại đặt đồng?
Nói chung, có một số lý do để đặt đồng.
1. EMC. Đối với đồng nối đất hoặc nguồn điện có diện tích lớn, nó sẽ đóng vai trò che chắn và một số loại đặc biệt, chẳng hạn như PGND, sẽ đóng vai trò bảo vệ.
2. Yêu cầu về quy trình PCB. Nói chung, để đảm bảo hiệu quả mạ điện hoặc cán màng mà không bị biến dạng, đồng được đặt trên lớp PCB với ít dây dẫn hơn.
3. Yêu cầu về tính toàn vẹn của tín hiệu, cung cấp cho tín hiệu kỹ thuật số tần số cao một đường dẫn trở lại hoàn chỉnh và giảm việc nối dây của mạng DC. Tất nhiên, cũng có những lý do dẫn đến tản nhiệt, việc lắp đặt thiết bị đặc biệt đòi hỏi phải đặt đồng, v.v.
43. Trong một hệ thống có dsp và pld, khi đi dây cần chú ý những vấn đề gì?
Nhìn vào tỷ lệ tốc độ tín hiệu của bạn với chiều dài của dây. Nếu độ trễ của tín hiệu trên đường truyền có thể so sánh với thời gian của cạnh thay đổi tín hiệu thì cần xem xét vấn đề toàn vẹn tín hiệu. Ngoài ra, đối với nhiều DSP, cấu trúc liên kết định tuyến tín hiệu đồng hồ và dữ liệu cũng sẽ ảnh hưởng đến chất lượng và thời gian tín hiệu, điều này cần được chú ý.
44. Ngoài dây nối dụng cụ protel còn có dụng cụ nào tốt khác không?
Về dụng cụ, ngoài PROTEL còn có rất nhiều dụng cụ nối dây như MENTOR's WG2000, EN2000 series và powerpcb, Cadence's allegro, zuken's cadstar, cr5000, v.v., mỗi loại đều có thế mạnh riêng.
45. “Đường truyền tín hiệu trở lại” là gì?
Đường dẫn tín hiệu trở lại, nghĩa là dòng điện trở lại. Khi tín hiệu số tốc độ cao được truyền đi, tín hiệu sẽ truyền từ trình điều khiển dọc theo đường truyền PCB đến tải, sau đó tải sẽ quay trở lại đầu trình điều khiển dọc theo mặt đất hoặc nguồn điện qua đường dẫn ngắn nhất.
Tín hiệu phản hồi này trên mặt đất hoặc nguồn điện được gọi là đường dẫn tín hiệu trở lại. Tiến sĩ Johnson giải thích trong cuốn sách của mình rằng việc truyền tín hiệu tần số cao thực chất là một quá trình sạc điện dung điện môi kẹp giữa đường truyền và lớp DC. Những gì SI phân tích là các đặc tính điện từ của lớp vỏ này và sự ghép nối giữa chúng.
46. Làm cách nào để tiến hành phân tích SI trên đầu nối?
Trong đặc tả IBIS3.2, có mô tả về kiểu đầu nối. Nói chung sử dụng mô hình EBD. Nếu đó là một bảng mạch đặc biệt, chẳng hạn như bảng nối đa năng, thì cần có mô hình SPICE. Bạn cũng có thể sử dụng phần mềm mô phỏng nhiều bảng (HYPERLYNX hoặc IS_multiboard). Khi xây dựng hệ thống nhiều bo mạch, hãy nhập các thông số phân phối của đầu nối, thông số này thường được lấy từ hướng dẫn sử dụng đầu nối. Tất nhiên, phương pháp này sẽ không đủ chính xác nhưng miễn là nó nằm trong phạm vi chấp nhận được.
47. Các phương pháp chấm dứt là gì?
Chấm dứt (terminal), còn được gọi là khớp. Nói chung, theo vị trí khớp, nó được chia thành khớp cuối hoạt động và khớp đầu cuối. Trong số đó, khớp nguồn nói chung là khớp nối tiếp điện trở và khớp đầu cuối nói chung là khớp song song. Có nhiều cách, bao gồm kéo điện trở lên, kéo điện trở xuống, khớp Thevenin, khớp AC và khớp diode Schottky.
48. Yếu tố nào quyết định cách kết thúc (khớp)?
Phương pháp so khớp thường được xác định bởi các đặc tính của BỘ ĐỆM, điều kiện cấu trúc liên kết, loại mức và phương pháp phán đoán, đồng thời cũng cần xem xét chu kỳ nhiệm vụ tín hiệu và mức tiêu thụ điện năng của hệ thống.
49. Quy tắc về cách kết thúc (khớp) là gì?
Vấn đề quan trọng nhất trong mạch kỹ thuật số là vấn đề thời gian. Mục đích của việc thêm kết hợp là để cải thiện chất lượng tín hiệu và thu được tín hiệu có thể xác định được tại thời điểm phán đoán. Đối với mức tín hiệu hiệu quả, chất lượng tín hiệu ổn định với tiền đề đảm bảo thời gian thiết lập và duy trì; đối với các tín hiệu hiệu quả bị trễ, với tiền đề đảm bảo tính đơn điệu của độ trễ tín hiệu, tốc độ trễ thay đổi tín hiệu đáp ứng yêu cầu. Có một số tài liệu về kết hợp trong sách giáo khoa về sản phẩm Mentor ICX.
Ngoài ra, “Sổ tay thiết kế kỹ thuật số tốc độ cao của ma thuật đen” có một chương dành riêng cho thiết bị đầu cuối, trong đó mô tả vai trò của việc so khớp tính toàn vẹn của tín hiệu theo nguyên lý sóng điện từ, có thể được sử dụng để tham khảo.
50. Tôi có thể sử dụng mô hình IBIS của thiết bị để mô phỏng chức năng logic của thiết bị không? Nếu không, làm cách nào để thực hiện mô phỏng mạch ở cấp độ bo mạch và cấp độ hệ thống?
Mô hình IBIS là mô hình cấp độ hành vi và không thể sử dụng để mô phỏng chức năng. Để mô phỏng chức năng, cần có các mô hình SPICE hoặc các mô hình cấp độ cấu trúc khác.
51. Trong một hệ thống tồn tại cả kỹ thuật số và analog, có hai phương pháp xử lý. Một là tách mặt đất kỹ thuật số khỏi mặt đất tương tự. Các hạt được kết nối nhưng nguồn điện không bị tách rời; hai là nguồn điện tương tự và nguồn điện kỹ thuật số được tách biệt và kết nối với FB, và mặt đất là một mặt đất thống nhất. Tôi xin hỏi anh Lý, tác dụng của 2 phương pháp này có giống nhau không?
Phải nói là giống nhau về nguyên tắc. Bởi vì nguồn và mặt đất tương đương với tín hiệu tần số cao.
Mục đích của việc phân biệt giữa các bộ phận analog và kỹ thuật số là để chống nhiễu, chủ yếu là nhiễu giữa các mạch kỹ thuật số với các mạch analog. Tuy nhiên, việc phân đoạn có thể dẫn đến đường dẫn tín hiệu trở lại không đầy đủ, ảnh hưởng đến chất lượng tín hiệu của tín hiệu số và ảnh hưởng đến chất lượng EMC của hệ thống.
Do đó, bất kể mặt phẳng nào được chia, nó phụ thuộc vào việc đường dẫn tín hiệu trở lại có được mở rộng hay không và tín hiệu phản hồi cản trở tín hiệu làm việc bình thường đến mức nào. Hiện nay cũng có một số thiết kế hỗn hợp, không phân biệt nguồn điện và nối đất, khi bố trí phải tách biệt cách bố trí và đi dây theo phần kỹ thuật số và phần analog để tránh tín hiệu xuyên vùng.
52. Quy định về an toàn: Ý nghĩa cụ thể của FCC và EMC là gì?
FCC: ủy ban truyền thông liên bang Ủy ban Truyền thông Hoa Kỳ
EMC: khả năng tương thích điện từ, khả năng tương thích điện từ
FCC là tổ chức tiêu chuẩn, EMC là tiêu chuẩn. Có những lý do, tiêu chuẩn và phương pháp thử nghiệm tương ứng để ban hành tiêu chuẩn.
53. Phân phối chênh lệch là gì?
Các tín hiệu vi sai, một số còn được gọi là tín hiệu vi sai, sử dụng hai tín hiệu giống hệt nhau, có cực tính ngược nhau để truyền một kênh dữ liệu và dựa vào độ chênh lệch mức của hai tín hiệu để phán đoán. Để đảm bảo hai tín hiệu hoàn toàn nhất quán, chúng phải được giữ song song trong quá trình nối dây, độ rộng đường và khoảng cách dòng không thay đổi.
54. Phần mềm mô phỏng PCB là gì?
Có nhiều loại mô phỏng, phân tích mô phỏng phân tích tính toàn vẹn tín hiệu mạch kỹ thuật số tốc độ cao (SI) phần mềm thường được sử dụng là icx, signalvision, hyperlynx, XTK, Spectrequest, v.v. Một số cũng sử dụng Hspice.
55. Phần mềm mô phỏng PCB thực hiện mô phỏng LAYOUT như thế nào?
Trong các mạch kỹ thuật số tốc độ cao, để cải thiện chất lượng tín hiệu và giảm bớt độ khó của hệ thống dây điện, bảng mạch nhiều lớp thường được sử dụng để gán các lớp năng lượng đặc biệt và các lớp nối đất.
56. Cách xử lý bố trí và đi dây để đảm bảo tính ổn định của tín hiệu trên 50M
Chìa khóa của việc nối dây tín hiệu số tốc độ cao là giảm tác động của đường truyền đến chất lượng tín hiệu. Do đó, việc bố trí tín hiệu tốc độ cao trên 100M đòi hỏi đường tín hiệu càng ngắn càng tốt. Trong các mạch kỹ thuật số, tín hiệu tốc độ cao được xác định bằng thời gian trễ tăng tín hiệu. Hơn nữa, các loại tín hiệu khác nhau (như TTL, GTL, LVTTL) có các phương pháp khác nhau để đảm bảo chất lượng tín hiệu.
57. Phần RF của dàn nóng, phần tần số trung gian và thậm chí cả phần mạch tần số thấp giám sát dàn nóng thường được triển khai trên cùng một PCB. Các yêu cầu đối với vật liệu của PCB như vậy là gì? Làm cách nào để ngăn chặn các mạch RF, IF và thậm chí tần số thấp gây nhiễu lẫn nhau?
Thiết kế mạch hybrid là một vấn đề lớn. Thật khó để có một giải pháp hoàn hảo.
Nói chung, mạch tần số vô tuyến được bố trí và nối dây như một bảng mạch độc lập trong hệ thống và thậm chí còn có một khoang che chắn đặc biệt. Hơn nữa, mạch RF nói chung là một mặt hoặc hai mặt, mạch tương đối đơn giản, tất cả đều nhằm giảm tác động đến các tham số phân phối của mạch RF và cải thiện tính nhất quán của hệ thống RF.
So với vật liệu FR4 thông thường, bảng mạch RF có xu hướng sử dụng chất nền có độ Q cao. Hằng số điện môi của vật liệu này tương đối nhỏ, điện dung phân bố của đường truyền nhỏ, trở kháng cao và độ trễ truyền tín hiệu nhỏ. Trong thiết kế mạch lai, mặc dù mạch RF và mạch kỹ thuật số được xây dựng trên cùng một PCB, nhưng chúng thường được chia thành khu vực mạch RF và khu vực mạch kỹ thuật số, được bố trí và nối dây riêng biệt. Sử dụng vias mặt đất và hộp che chắn giữa chúng.
58. Đối với phần RF, phần tần số trung gian và phần mạch tần số thấp được triển khai trên cùng một PCB, người hướng dẫn có giải pháp gì?
Phần mềm thiết kế hệ thống cấp bo mạch của Mentor ngoài chức năng thiết kế mạch cơ bản còn có mô-đun thiết kế RF chuyên dụng. Trong mô-đun thiết kế sơ đồ RF, một mô hình thiết bị được tham số hóa được cung cấp và giao diện hai chiều với các công cụ mô phỏng và phân tích mạch RF như EESOFT được cung cấp; trong mô-đun LAYOUT RF, chức năng chỉnh sửa mẫu được sử dụng đặc biệt để bố trí và nối dây mạch RF được cung cấp, đồng thời còn có Giao diện hai chiều của các công cụ mô phỏng và phân tích mạch RF như EESOFT có thể gắn nhãn ngược cho kết quả phân tích và mô phỏng trở lại sơ đồ nguyên lý và PCB.
Đồng thời, có thể dễ dàng thực hiện chức năng quản lý thiết kế của phần mềm Mentor, tái sử dụng thiết kế, lấy nguồn gốc thiết kế và thiết kế hợp tác. Tăng tốc đáng kể quá trình thiết kế mạch lai. Bo mạch điện thoại di động là một thiết kế mạch hỗn hợp điển hình và nhiều nhà sản xuất thiết kế điện thoại di động lớn sử dụng Mentor cộng với eesoft của Angelon làm nền tảng thiết kế.
59. Cấu trúc sản phẩm của Mentor như thế nào?
Các công cụ PCB của Mentor Graphics bao gồm dòng WG (trước đây là veribest) và dòng Enterprise (boardstation).
60. Phần mềm thiết kế PCB của Mentor hỗ trợ BGA, PGA, COB và các gói khác như thế nào?
RE tự động của Mentor, được phát triển từ việc mua lại Veribest, là bộ định tuyến ở mọi góc độ, không lưới đầu tiên trong ngành. Như chúng ta đã biết, đối với mảng lưới bóng, thiết bị COB, bộ định tuyến không lưới và mọi góc là chìa khóa để giải quyết tốc độ định tuyến. Trong RE tự động mới nhất, các chức năng như đẩy vias, lá đồng, REROUTE, v.v. đã được thêm vào để thuận tiện hơn khi áp dụng. Ngoài ra, anh còn hỗ trợ định tuyến tốc độ cao, bao gồm định tuyến tín hiệu và định tuyến cặp vi sai với các yêu cầu về độ trễ thời gian.
61. Phần mềm thiết kế PCB của Mentor xử lý các cặp đường dây vi sai như thế nào?
Sau khi phần mềm Mentor xác định các thuộc tính của cặp vi sai, hai cặp vi sai có thể được định tuyến cùng nhau và chiều rộng, khoảng cách và chiều dài đường của cặp vi sai được đảm bảo nghiêm ngặt. Chúng có thể được tách tự động khi gặp chướng ngại vật và có thể chọn phương thức via khi thay đổi lớp.
62. Trên bo mạch PCB 12 lớp, có ba lớp cấp nguồn 2.2v, 3.3v, 5v và mỗi lớp trong số ba lớp cấp nguồn nằm trên một lớp. Làm thế nào để đối phó với dây nối đất?
Nói chung, ba bộ nguồn lần lượt được bố trí trên tầng ba, điều này sẽ tốt hơn cho chất lượng tín hiệu. Bởi vì tín hiệu khó có thể bị phân chia thành các lớp mặt phẳng. Phân đoạn chéo là một yếu tố quan trọng ảnh hưởng đến chất lượng tín hiệu thường bị phần mềm mô phỏng bỏ qua. Đối với mặt phẳng nguồn và mặt phẳng mặt đất, nó tương đương với tín hiệu tần số cao. Trong thực tế, ngoài việc xem xét chất lượng tín hiệu, việc ghép mặt phẳng nguồn (sử dụng mặt phẳng tiếp đất liền kề để giảm trở kháng AC của mặt phẳng nguồn) và tính đối xứng xếp chồng đều là những yếu tố cần được xem xét.
63. Làm thế nào để kiểm tra xem PCB có đáp ứng các yêu cầu của quá trình thiết kế khi xuất xưởng hay không?
Nhiều nhà sản xuất PCB phải trải qua quá trình kiểm tra tính liên tục của mạng khi bật nguồn trước khi hoàn tất quá trình xử lý PCB để đảm bảo rằng tất cả các kết nối đều chính xác. Đồng thời, ngày càng có nhiều nhà sản xuất sử dụng phương pháp kiểm tra bằng tia X để kiểm tra một số lỗi trong quá trình khắc hoặc cán màng.
Đối với bo mạch hoàn thiện sau khi xử lý bản vá, việc kiểm tra kiểm tra CNTT thường được sử dụng, yêu cầu bổ sung các điểm kiểm tra CNTT trong quá trình thiết kế PCB. Nếu có vấn đề, một thiết bị kiểm tra bằng tia X đặc biệt cũng có thể được sử dụng để loại trừ xem lỗi có phải do quá trình xử lý hay không.
64. “Bảo vệ cơ chế” có phải là bảo vệ vỏ máy không?
Đúng. Vỏ bọc phải càng kín càng tốt, sử dụng ít hoặc không sử dụng vật liệu dẫn điện và được nối đất càng nhiều càng tốt.
65. Có cần thiết phải xem xét vấn đề esd của bản thân chip khi chọn chip không?
Dù là ván hai lớp hay ván nhiều lớp thì diện tích mặt đất nên được tăng lên càng nhiều càng tốt. Khi chọn chip, cần xem xét các đặc tính ESD của chính chip. Những điều này thường được đề cập trong phần mô tả chip và thậm chí hiệu suất của cùng một con chip từ các nhà sản xuất khác nhau sẽ khác nhau.
Hãy chú ý hơn đến thiết kế và xem xét nó một cách toàn diện hơn, hiệu suất của bảng mạch sẽ được đảm bảo ở một mức độ nhất định. Nhưng vấn đề về ESD vẫn có thể xuất hiện nên việc bảo vệ tổ chức cũng rất quan trọng đối với việc bảo vệ ESD.
66. Khi chế tạo bo mạch pcb, để giảm nhiễu, dây nối đất có nên tạo thành dạng kín không?
Khi chế tạo bo mạch PCB, nói chung, cần giảm diện tích của vòng lặp để giảm nhiễu. Khi đặt dây nối đất không nên đặt ở dạng khép kín mà phải ở dạng đuôi gai. Diện tích của trái đất.
67. Nếu bộ mô phỏng sử dụng một nguồn điện và bo mạch pcb sử dụng một nguồn điện, thì nối đất của hai nguồn điện có nên được kết nối với nhau không?
Sẽ tốt hơn nếu có thể sử dụng nguồn điện riêng, vì không dễ gây nhiễu giữa các nguồn điện, nhưng hầu hết các thiết bị đều có những yêu cầu cụ thể. Vì trình mô phỏng và bo mạch PCB sử dụng hai nguồn điện nên tôi không nghĩ chúng nên có chung một nền tảng.
68. Một mạch điện bao gồm nhiều bảng mạch pcb. Họ có nên chia sẻ mặt bằng?
Một mạch bao gồm một số PCB, hầu hết chúng đều yêu cầu một điểm chung, vì việc sử dụng nhiều nguồn điện trong một mạch là không thực tế. Nhưng nếu có điều kiện cụ thể, bạn có thể sử dụng nguồn điện khác, tất nhiên độ nhiễu sẽ nhỏ hơn.
69. Thiết kế sản phẩm cầm tay có màn hình LCD và vỏ kim loại. Khi kiểm tra ESD, nó không thể vượt qua bài kiểm tra ICE-1000-4-2, CONTACT chỉ có thể vượt qua 1100V và AIR có thể vượt qua 6000V. Trong thử nghiệm khớp nối ESD, chiều ngang chỉ có thể vượt qua 3000V và chiều dọc có thể vượt qua 4000V. Tần số CPU là 33MHZ. Có cách nào để vượt qua bài kiểm tra ESD không?
Sản phẩm cầm tay có vỏ kim loại nên vấn đề về ESD phải rõ ràng hơn, LCD cũng có thể có nhiều hiện tượng bất lợi hơn. Nếu không có cách nào thay đổi vật liệu kim loại hiện có, nên thêm vật liệu chống điện bên trong cơ chế để tăng cường nối đất cho PCB, đồng thời tìm cách nối đất cho LCD. Tất nhiên, cách vận hành còn tùy thuộc vào tình hình cụ thể.
70. Khi thiết kế một hệ thống có chứa DSP và PLD, ESD cần được xem xét những khía cạnh nào?
Đối với hệ thống chung, cần xem xét chủ yếu các bộ phận tiếp xúc trực tiếp với cơ thể con người và thực hiện bảo vệ thích hợp đối với mạch điện và cơ chế. Về mức độ ảnh hưởng của ESD đến hệ thống, nó phụ thuộc vào các tình huống khác nhau.
Thời gian đăng: 19-03-2023