PCB (Басылган схема тактасы), Кытай исеме басылган схема тактасы, шулай ук басылган схема тактасы буларак та билгеле, мөһим электрон компонент, электрон компонентларга таяныч, электрон компонентларны электр тоташтыру өчен ташучы.Электрон басма ярдәмендә ясалганга, ул "басылган" схема тактасы дип атала.
1. PCB тактасын ничек сайларга?
PCB такта сайлау дизайн таләпләренә туры килү, массакүләм җитештерү һәм бәяләр арасында баланс булырга тиеш.Дизайн таләпләрендә электр һәм механик компонентлар бар.Гадәттә бу материал бик югары тизлекле PCB такталарын эшләгәндә мөһимрәк (ешлык ГГцдан зуррак).
Мәсәлән, бүгенге көндә гадәттә кулланыла торган FR-4 материалы яраксыз булырга мөмкин, чөнки берничә ГГц ешлыгында диэлектрик югалту сигналның көчәюенә зур йогынты ясаячак.Электр энергиясенә килгәндә, диэлектрик тотрыклы (диэлектрик тотрыклы) һәм диэлектрик югалту конструкцияләнгән ешлыкка туры килү-килмәвенә игътибар итергә кирәк.
2. frequгары ешлыклы комачаулыктан ничек сакланырга?
Highгары ешлыклы комачаулаудан саклануның төп идеясы - кросстальк (Кросстальк) дип аталган югары ешлыклы сигнал электромагнит кырларының комачаулавын киметү.Сез югары тизлекле сигнал белән аналог сигнал арасын арттыра аласыз, яки аналог сигнал янына җир сакчысы / шант эзләрен өсти аласыз.Шулай ук санлы җирнең аналог җиргә шау-шу комачаулавына игътибар итегез.
3. speedгары тизлекле дизайнда сигналның бөтенлеген ничек чишәргә?
Сигнал бөтенлеге, нигездә, импеданска туры килү.Импеданс туры килүенә тәэсир итүче факторларга сигнал чыганагының структурасы һәм чыгу импеденциясе, эзнең характерлы импедансы, йөк бетү характеристикалары һәм эз топологиясе керә.Чишелеш - бетүгә таяну һәм чыбык топологиясен көйләү.
4. Дифференциаль бүлү ысулы ничек тормышка ашырыла?
Дифференциаль пар чыбыкларына игътибар итәр өчен ике нокта бар.Берсе - ике юлның озынлыгы мөмкин кадәр озын булырга тиеш.Ике параллель юл бар, берсе - ике сызык бер үк чыбык катламында (янәшә), икенчесе - ике сызык өске һәм аскы күрше катламнарда (өстән).Гадәттә, элеккеге янәшә (янәшә, янәшә) күп яктан кулланыла.
5. Бер чыгу терминалы булган сәгать сигнал линиясе өчен дифференциаль чыбыкны ничек тормышка ашырырга?
Дифференциаль чыбык куллану өчен, сигнал чыганагы һәм кабул итүченең икесе дә дифференциаль сигнал булуы мәгънәле.Шуңа күрә бер чыгу белән сәгать сигналы өчен дифференциаль чыбык куллану мөмкин түгел.
6. Кабул итү ахырында дифференциаль сызык парлары арасында туры килгән резисторны өстәп буламы?
Кабул итү ахырында дифференциаль сызык парлары арасындагы туры килү гадәттә өстәлә, һәм аның бәясе дифференциаль импеданс бәясенә тигез булырга тиеш.Шулай итеп сигналның сыйфаты яхшырак булачак.
7. Ни өчен дифференциаль парларның чыбыклары якын һәм параллель булырга тиеш?
Дифференциаль парларның юнәлеше дөрес һәм параллель булырга тиеш.Дөрес якынлык дип атала, чөнки дистанцион дифференциаль импеденция кыйммәтенә тәэсир итәчәк, бу дифференциаль пар проектлау өчен мөһим параметр.Параллелизм кирәклеге шулай ук дифференциаль импедансның эзлеклелеген саклау кирәклегенә бәйле.Ике сызык ерак яки якын булса, дифференциаль импеданс туры килмәячәк, бу сигналның бөтенлегенә (сигналның бөтенлегенә) һәм вакыт тоткарлануына (вакытның тоткарлануы) тәэсир итәчәк.
8. Факттагы чыбыктагы кайбер теоретик конфликтларны ничек чишәргә
Нигездә, аналог / санлы җирне аеру дөрес.Әйтергә кирәк, сигнал эзләре бүленгән урынны (сазлыкны) мөмкин кадәр узарга тиеш түгел, һәм электр белән тәэмин итү һәм сигналның кире агым юлы (кире кайту юлы) артык зур булырга тиеш түгел.
Кристалл осиллатор - аналог позитив кире кайту осилласы.Тотрыклы осылу сигналы булу өчен, ул әйләнеш табышы һәм фазасы спецификацияләренә туры килергә тиеш.Ләкин, бу аналог сигналның осылу спецификасы җиңел бозыла, хәтта җир сакчылары эзләрен өстәү комачаулыкны тулысынча аера алмый.Әгәр дә ул бик ерак булса, җир яссылыгындагы шау-шу уңай кире осылу схемасына да тәэсир итәчәк.Шуңа күрә кристалл осиллатор белән чип арасы мөмкин кадәр якын булырга тиеш.
Чыннан да, югары тизлекле маршрут һәм EMI таләпләре арасында бик күп конфликтлар бар.Ләкин төп принцип шунда: EMI аркасында кушылган резисторлар һәм конденсаторлар яки феррит бусы сигналның кайбер электр характеристикаларын спецификацияләргә туры килми.Шуңа күрә, EMI проблемаларын чишү яки киметү өчен, чыбык һәм PCB стакингларын урнаштыру ысулларын куллану яхшырак, мәсәлән, югары тизлекле сигналларны эчке катламга юнәлтү.Ниһаять, сигналга зыянны киметү өчен резистор конденсатор яки феррит мишәр кулланыгыз.
9. Кул белән чыбык белән югары тизлекле сигналларның автоматик чыбыклары арасындагы каршылыкны ничек чишәргә?
Көчлерәк маршрут программасының автоматик роутерларының күбесе хәзер маршрут ысулын һәм виалар санын контрольдә тоту өчен чикләүләр куйдылар.Төрле EDA компанияләренең двигатель мөмкинлекләрен һәм чикләү шартларын көйләү әйберләре кайвакыт бик нык аерылып торалар.
Мәсәлән, елан еланнарын контрольдә тоту өчен җитәрлек чикләүләр бармы, дифференциаль парларның араларын контрольдә тоту һ.б.Бу автоматик маршрут белән алынган маршрутлау ысулы дизайнер идеясенә туры килә аламы.
Моннан тыш, чыбыкны кул белән көйләү кыенлыгы шулай ук әйләндергеч двигательнең сәләте белән абсолют бәйләнештә тора.Мисал өчен, эзләрнең этәргечлеге, виасларның этәргечлеге, һәм хәтта эзләрнең бакырга этәрелүе һ.б. Шуңа күрә, көчле двигатель мөмкинлеге булган роутер сайлау чишелеш.
10. Тест талоннары турында.
Тест талоны җитештерелгән PCB-ның характерлы импедансының TDR (Вакыт Домены Рефлектометры) белән дизайн таләпләренә туры килү-килмәвен үлчәү өчен кулланыла.Гадәттә, контрольдә тотылучы импедансның ике очрагы бар: бер сызык һәм дифференциаль пар.Шуңа күрә, сынау талонындагы сызык киңлеге һәм сызык аралыгы (дифференциаль парлар булганда) контрольдә тотыла торган сызыклар белән бер булырга тиеш.
Иң мөһиме - үлчәгәндә җир ноктасының торышы.Leadир корычының (җир корычының) индуктивлык кыйммәтен киметү өчен, ТДР зонасы (прибор) нигезләнгән урын гадәттә сигнал үлчәнгән урынга бик якын.Шуңа күрә, сынау талонында сигнал үлчәнгән нокта белән җир ноктасы арасы һәм ысулы кулланылган зонага туры килү өчен
11. PCгары тизлекле PCB дизайнында, сигнал катламының буш мәйданы бакыр белән капланырга мөмкин, ләкин күп сигнал катламнары бакырны җиргә һәм электр белән тәэмин итүдә ничек таратырга кирәк?
Гадәттә, буш җирдәге бакырның күбесе җиргә салынган.Бакырны югары тизлекле сигнал сызыгы янына урнаштырганда, бакыр белән сигнал сызыгы арасына игътибар итегез, чөнки урнаштырылган бакыр эзнең характерлы импедансын бераз киметәчәк.Шулай ук сакланыгыз, башка катламнарның характерлы импедансына, мәсәлән, ике полоса сызыгы структурасына.
12. Сигнал сызыгының электр яссылыгы өстендәге характерлы импеденциясен исәпләү өчен микросрип сызыгы моделен кулланып буламы?Көч белән җир яссылыгы арасындагы сигналны полоса моделе ярдәмендә исәпләп буламы?
Әйе, характеристик импедансны исәпләгәндә, электр яссылыгы да, җир яссылыгы да белешмә самолетлар булып каралырга тиеш.Мәсәлән, дүрт катлы такта: өске катлам-көч катламы-җир асты-асты катлам.Бу вакытта, өске катлам эзенең характерлы импеданс моделе - микросрип сызыгы моделе, электр яссылыгы белән белешмә яссылыгы.
13. Гомумән, югары тыгызлыктагы басма такталардагы программа ярдәмендә сынау пунктларын автоматик рәвештә җитештерү массакүләм җитештерүнең сынау таләпләренә җавап бирә аламы?
Гомуми программа ярдәмендә ясалган тест пунктлары тест таләпләренә туры киләме, тест пунктларын өстәү спецификасы сынау җиһазлары таләпләренә туры киләме.Моннан тыш, чыбыклар бик тыгыз булса һәм сынау пунктларын өстәү өчен спецификация чагыштырмача катгый булса, линиянең һәр сегментына автоматик рәвештә сынау пунктларын өстәп булмый.Әлбәттә, сынау өчен урыннарны кул белән тутырырга кирәк.
14. Тест пунктларын өстәү югары тизлекле сигналларның сыйфатына тәэсир итәрме?
Бу сигналның сыйфатына йогынты ясармы, бу сынау пунктларын өстәү ысулына һәм сигналның тизлегенә бәйле.Нигездә, өстәмә сынау пунктлары (булганны яки DIP пинны сынау ноктасы итеп кулланмыйлар) сызыкка өстәлергә яки сызыктан чыгарылырга мөмкин.Беренчесе кечкенә конденсаторны онлайнга өстәргә тиң, соңгысы өстәмә тармак.
Бу ике ситуация югары тизлекле сигналга күбрәк яки азрак тәэсир итәчәк, һәм тәэсир итү дәрәҗәсе сигналның ешлыгы тизлеге һәм сигналның кыр тизлеге (кыр тизлеге) белән бәйле.Эффектның зурлыгын симуляция аша белеп була.Принципта, сынау ноктасы кечерәк булса, яхшырак (әлбәттә, ул сынау җиһазлары таләпләренә дә туры килергә тиеш).Филиал кыскарак, яхшырак.
15. Берничә PCB система формалаштыра, такталар арасындагы җир чыбыклары ничек тоташырга тиеш?
Төрле PCB такталары арасындагы сигнал яки көч бер-берсенә тоташканда, мәсәлән, А тактада В тактасына җибәрелгән көч яки сигнал бар, җир катламыннан А тактасына кире агым тигез булырга тиеш (бу Кирчофф гамәлдәге закон).
Бу формалашудагы ток кире кайту өчен иң аз каршылык урынын табачак.Шуңа күрә, җир яссылыгына билгеләнгән кадаклар саны һәр интерфейста бик аз булырга тиеш түгел, электр белән тәэмин итү яки сигнал булуга карамастан, җир самолетындагы тавышны киметә алырлык импедансны киметү өчен.
Моннан тыш, шулай ук бөтен ток циклын анализларга мөмкин, аеруча зур ток белән өлешне, һәм агымны контрольдә тоту өчен формалашу яки җир чыбыкларын тоташтыру ысулын көйләү (мәсәлән, каядыр түбән импеданс булдыру, шулай итеп). күпчелек агым бу урыннардан), бүтән сизгер сигналларга тәэсирне киметегез.
16. Сез чит ил техник китаплары һәм югары тизлекле PCB дизайны турында мәгълүмат кертә аласызмы?
Хәзер югары тизлекле санлы схемалар элемтә челтәре һәм калькулятор кебек бәйләнешле өлкәләрдә кулланыла.Элемтә челтәре ягыннан, PCB такта эш ешлыгы ГГцга җитте, һәм тезелгән катламнар саны минем белүемчә 40 катлам.
Калькулятор белән бәйле кушымталар шулай ук чипларның алга китүенә бәйле.Гомуми компьютер яки сервермы (Сервер), тактадагы максималь эш ешлыгы 400МГцка җитте (Rambus кебек).
Speedгары тизлектәге һәм югары тыгызлыктагы маршрут таләпләренә җавап итеп, сукыр / күмелгән виасларга, миркровияләргә һәм төзү процесс технологияләренә сорау әкренләп арта.Бу дизайн таләпләре җитештерүчеләр тарафыннан массакүләм җитештерү өчен бар.
17. Ике еш очрый торган характерлы импеданс формуласы:
Микросрип сызыгы (микросрип) Z = {87 / [sqrt (Er + 1.41)]} ln [5.98H / (0.8W + T)] монда W - сызык киңлеге, T - эзнең бакыр калынлыгы, H - Эздән белешмә яссылыкка кадәр ераклык, Er - PCB материалының диэлектрик тотрыклылыгы (диэлектрик тотрыклы).Бу формула бары тик 0.1≤ (W / H) ≤2.0 һәм 1≤ (Er) ≤15 булганда гына кулланыла ала.
Стриплайн (полоса) Z = [60 / sqrt (Er)] ln {4H / [0.67π (T + 0.8W)]} монда, H - ике белешмә самолет арасы, һәм эз уртасында урнашкан. ике белешмә самолет.Бу формула W / H≤0.35 һәм T / H≤0.25 булганда гына кулланыла ала.
18. Дифференциаль сигнал сызыгы уртасына җир чыбыкларын өстәп буламы?
Гадәттә, җир чыбыкларын дифференциаль сигнал уртасына өстәп булмый.Чөнки дифференциаль сигналларны куллану принцибының иң мөһим ноктасы - дифференциаль сигналлар арасында үзара кушылу (кушылу) китергән өстенлекләрдән файдалану, мәсәлән, агымны бетерү, шау-шу иммунитеты һ.б. Урта җир чыбыклары өстәлсә, кушылу эффекты юкка чыгачак.
19. Каты-флекс такта дизайны махсус дизайн программалары һәм спецификацияләр таләп итәме?
Эластик басма схема (FPC) гомуми PCB дизайн программасы белән эшләнергә мөмкин.FPC җитештерүчеләре өчен җитештерү өчен Gerber форматын кулланыгыз.
20. PCB һәм эшнең төп ноктасын дөрес сайлау принцибы нинди?
PCB һәм кабыкның төп ноктасын сайлау принцибы - шасси җирен кире ток өчен кире импеданс юл белән тәэмин итү һәм кире ток юлын контрольдә тоту.Мәсәлән, гадәттә югары ешлыклы җайланма яки сәгать генераторы янында, PCB-ның җир катламы шасси җире белән тоташырга мөмкин, винталарны төзәтеп, бөтен агымның мәйданын киметү өчен, шуның белән электромагнит нурланышын киметергә.
21. DEBUG схемасы өчен без нинди аспектлардан башларга тиеш?
Санлы схемаларга килгәндә, башта өч әйберне эзлеклелектә билгеләгез:
1. Барлык тәэмин итү кыйммәтләренең дизайн өчен зурлыгын тикшерегез.Берничә электр тәэминаты булган кайбер системалар билгеле электр тәэмин итү тәртибе һәм тизлеге өчен билгеле спецификацияләр таләп итә ала.
2. Барлык сәгать сигнал ешлыкларының дөрес эшләвен һәм сигнал кырларында монотоник булмаган проблемалар юклыгын тикшерегез.
3. Яңарту сигналының спецификация таләпләренә туры килүен раслагыз.Болар барысы да нормаль булса, чип беренче цикл (цикл) сигналын җибәрергә тиеш.Алга таба, система операциясе принцибы һәм автобус протоколы буенча төзәтегез.
22. Схема тактасының зурлыгы тотрыклы булганда, дизайнда күбрәк функцияләр урнаштырылырга тиеш булса, еш кына PCB эз тыгызлыгын арттырырга кирәк, ләкин бу эзләрнең үзара комачаулавына китерергә мөмкин, һәм шул ук вакытта эзләр импедансны арттырыр өчен бик нечкә.Аны төшереп булмый, зинһар, белгечләр югары тизлектәге (≥100МГц) югары тыгызлыктагы PCB дизайнында күнекмәләр кертәләр?
Highгары тизлектәге һәм югары тыгызлыктагы PCB проектлаганда, кроссталь интерфейска аеруча игътибар бирелергә тиеш, чөнки ул вакытка һәм сигнал бөтенлегенә зур йогынты ясый.
Менә берничә нәрсәгә игътибар итергә кирәк:
Эзләү характеристик импедансның өзлексезлеген һәм туры килүен контрольдә тоту.
Эз арасы зурлыгы.Гадәттә, еш очрый торган аралар сызык киңлегеннән икеләтә.Эз араларының вакытка һәм сигнал бөтенлегенә йогынтысы симуляция аша билгеле була, һәм минималь чыдамлы аралар табылырга мөмкин.Нәтиҗә чиптан чипка кадәр төрле булырга мөмкин.
Тиешле туктату ысулын сайлагыз.
Upperгары һәм аскы күрше катламнардагы эзләрнең бер үк юнәлешеннән сакланыгыз, яки хәтта өске һәм аскы эзләрне каплагыз, чөнки бу төр кроссталь бер үк катламдагы күрше эзләрдән зуррак.
Эз өлкәсен арттыру өчен сукыр / күмелгән виасаны кулланыгыз.Ләкин PCB такта җитештерү бәясе артачак.Чын параллелизмга һәм реаль тормышка ашыруда тигез озынлыкка ирешү чыннан да кыен, ләкин моны мөмкин кадәр эшләргә кирәк.
Моннан тыш, вакыт һәм сигнал бөтенлегенә йогынтысын йомшарту өчен дифференциаль туктату һәм гомуми режимда туктату сакланырга мөмкин.
23. Аналог электр тәэминатындагы фильтр еш LC схемасы.Ләкин ни өчен кайвакыт LC фильтрлары RC белән чагыштырганда эффективрак?
LC һәм RC фильтр эффектларын чагыштыру ешлык полосасының фильтрланырга тиешлеген һәм индуктивлык кыйммәтен сайлау урынлы булуын исәпкә алырга тиеш.Чөнки индуктивлык кәтүгенең индуктив реакциясе (реакциясе) индуктивлык кыйммәте һәм ешлыгы белән бәйле.
Электр белән тәэмин итүнең тавыш ешлыгы түбән булса һәм индуктивлык бәясе җитәрлек булмаса, фильтрлау эффекты RC кебек яхшы булмаска мөмкин.Ләкин, RC фильтрлауны куллану өчен түләргә кирәк, резистор үзе көчне тарата, эффективрак түгел, һәм сайланган резисторның күпме көч куллана алуына игътибар итә.
24. Фильтрлаганда индуктивлык һәм сыйдырышлык кыйммәтен сайлау ысулы нинди?
Сез фильтрларга теләгән шау-шу ешлыгына өстәп, индуктивлык кыйммәтен сайлау шулай ук мизгел агымының җавап мөмкинлеген дә исәпкә ала.Әгәр дә LC чыгу терминалы зур токны берьюлы чыгару мөмкинлегенә ия булса, бик зур индуктивлык кыйммәте индуктивлык кәтүге аша агып торган зур ток тизлегенә комачаулый һәм шау-шу көчәя.Сыйдырышлык бәясе чыдамлы тавышның спецификация кыйммәте белән бәйле.
Тавыш бәясе таләпләре кечерәк булса, конденсатор бәясе зуррак.Конденсаторның ESR / ESL шулай ук тәэсир итәчәк.Моннан тыш, LC күчү көйләү көче чыгарылса, LC тарафыннан тудырылган полюс / нульнең тискәре кире контроль әйләнешенең тотрыклылыгына тәэсиренә игътибар итергә кирәк..
25. Артык басым ясамыйча, EMC таләпләрен ничек мөмкин кадәр канәгатьләндерергә?
PCB-та EMC аркасында арткан бәя, гадәттә, саклагыч эффектны көчәйтү өчен җир катламнары саны артуына һәм феррит мишәр, боек һәм башка югары ешлыктагы гармоник кысу җайланмалары кушылуга бәйле.Моннан тыш, гадәттә бөтен система EMC таләпләрен үтәр өчен, башка механизмнарда саклаучы структуралар белән хезмәттәшлек итәргә кирәк.Түбәндә электр челтәре тудырган электромагнит нурланыш эффектын киметү өчен берничә PCB такта дизайны киңәшләре бар.
Сигнал аркасында барлыкка килгән югары ешлыклы компонентларны киметү өчен мөмкин кадәр әкренрәк тизлек белән җайланма сайлагыз.
Тышкы тоташтыручыларга бик якын булмаган югары ешлыклы компонентларны урнаштыруга игътибар итегез.
Highгары ешлыктагы чагылышны һәм нурланышны киметү өчен, югары тизлекле сигналларның, чыбык катламының һәм кире кайту юлының (агымдагы юлның) импеданс туры килүенә игътибар итегез.
Enjam һәм җир самолетларында уртача тавыш ишетү өчен, һәр җайланманың электр чыбыкларына җитәрлек һәм тиешле декуплинг конденсаторларын куегыз.Конденсаторның ешлык реакциясе һәм температурасы характеристикалары дизайн таләпләренә туры килү-килмәвенә аеруча игътибар итегез.
Тышкы тоташтыручы янындагы җир формалашудан дөрес аерылырга мөмкин, һәм тоташтыргычның җире якындагы шасси җиренә тоташтырылырга тиеш.
Аеруча югары тизлекле сигналлар янында җир сакчысы / шант эзләрен тиешенчә кулланыгыз.Ләкин сакчы / шант эзләренең эзнең характерлы импедансына тәэсиренә игътибар итегез.
Көч катламы формалашуга караганда 20H эчке, H - көч катламы белән формалашу арасы.
26. Бер PCB тактада берничә санлы / аналог функция блоклары булганда, гомуми практика санлы / аналог җирне аеру.Сәбәбе нинди?
Санлы / аналог җирне аеруның сәбәбе - санлы схема югары һәм түбән потенциалны алыштырганда электр белән тәэмин итүдә һәм җирдә тавыш чыгарыр.Тавышның зурлыгы сигнал тизлеге һәм ток зурлыгы белән бәйле.Әгәр дә җир яссылыгы бүленмәсә һәм цифрлы өлкәдә схема тудырган тавыш зур булса һәм аналог өлкәсендәге схема бик якын булса, санлы һәм аналог сигналлар кисешмәсә дә, аналог сигнал комачаулый. җир шау-шуы белән.Ягъни, санлы һәм аналог мәйданнарны бүлешмәү ысулы аналог схема өлкәсе зур тавыш чыгара торган санлы челтәр өлкәсеннән ерак булганда гына кулланыла ала.
27. Тагын бер ысул - санлы / аналог аерым макет һәм санлы / аналог сигнал линияләре бер-берсен кисешмәсен, бөтен PCB такта бүленми, һәм санлы / аналог җир бу җир яссылыгына тоташтырылган.Нәрсә ул?
Санлы-аналог сигнал эзләре уза алмаган таләп, чөнки бераз тизрәк санлы сигналның кире агым юлы (кире агым юлы) эз асты төбендә җир буйлап санлы сигнал чыганагына кире кайтырга тырышачак.кросс, кире ток аркасында барлыкка килгән тавыш аналог схема өлкәсендә барлыкка киләчәк.
28. speedгары тизлекле PCB дизайнының схематик схемасын эшләгәндә импеданска туры килгән проблеманы ничек карарга?
PCгары тизлекле PCB схемаларын проектлаганда, импеданс туры килү - дизайн элементларының берсе.Импеданс кыйммәте маршрут ысулы белән абсолют бәйләнештә тора, мәсәлән, өслек катламында (микросрип) яки эчке катламда (стриплайн / икеләтә полоса), белешмә катламнан ераклык (көч катламы яки җир катламы), эз киңлеге, PCB материал һ.б. Икесе дә эзнең характерлы импеданс кыйммәтенә тәэсир итәчәк.
Ягъни, импеданс бәясе чыбыктан соң гына билгеле була.Гомуми симуляция программа тәэминаты кайбер чыбык шартларын өзлексез импеданс белән карый алмый, линия моделе яки кулланылган математик алгоритм аркасында.Бу вакытта схематик схемада кайбер терминаторлар (терминаллар), серия резисторлары кебек саклана ала.эз импедансының өзелү эффектын йомшарту.Проблеманың реаль төп чишелеше - чыбык үткәргәндә импедансны туктатмаска тырышу.
29. Кайда мин төгәлрәк IBIS модель китапханәсен тәкъдим итә алам?
IBIS моделенең төгәллеге симуляция нәтиҗәләренә турыдан-туры тәэсир итә.Нигездә, IBIS фактик чип I / O буферының эквивалент схемасының электр характеристикасы мәгълүматы итеп каралырга мөмкин, аны гадәттә SPICE моделен конверсияләп алырга мөмкин, һәм SPICE мәгълүматлары чип җитештерү белән абсолют бәйләнештә тора, шуңа күрә бер үк җайланма төрле чип җитештерүчеләре белән тәэмин ителә.SPICEдагы мәгълүматлар төрле, һәм үзгәртелгән IBIS моделендәге мәгълүматлар шулай ук төрле булачак.
Ягъни, A җитештерүче җайланмалар кулланылса, алар үз җайланмаларының төгәл модель мәгълүматларын бирә ала, чөнки аларның җайланмаларын эшкәртү процессыннан алардан яхшырак беркем дә белми.Әгәр җитештерүче тарафыннан бирелгән IBIS дөрес булмаса, бердәнбер чишелеш - җитештерүчедән яхшыртуын өзлексез сорау.
30. speedгары тизлекле PCB проектлаганда, дизайнерлар EMC һәм EMI кагыйдәләрен нинди яклардан карарга тиеш?
Гомумән, EMI / EMC дизайны нурланышлы һәм үткәрелгән аспектларны да исәпкә алырга тиеш.Беренчесе югары ешлык өлешенә (≥30МГц), соңгысы түбән ешлык өлешенә (≤30МГц) карый.
Шуңа күрә сез югары ешлыкка игътибар итә алмыйсыз һәм түбән ешлык өлешен санга сукмыйсыз.Яхшы EMI / EMC дизайны җайланманың торышын, PCB стаканын урнаштыруны, мөһим тоташу юлын, җайланма сайлау һ.б.ны исәпкә алырга тиеш.Алдан яхшырак тәртип булмаса, аны соңыннан чишеп була Ул ярты тырышлык белән нәтиҗәне икеләтә алачак һәм бәяне арттырачак.
Мәсәлән, сәгать генераторының торышы тышкы тоташтыручыга мөмкин кадәр якын булырга тиеш түгел, югары тизлекле сигнал мөмкин кадәр эчке катламга барырга һәм характерлы импедансның туры килүенә игътибар итергә тиеш. чагылдыруны киметү өчен белешмә катлам, һәм җайланма этәргән сигналның түбәсе (үтерү тизлеге) биеклекне киметү өчен мөмкин кадәр кечкенә булырга тиеш. электр самолеты тавышы.
Моннан тыш, радиацияне киметү өчен цикл мәйданын мөмкин кадәр кечерәк итәр өчен, югары ешлыклы сигнал токының кире юлына игътибар итегез.Формалашуны бүлеп, югары ешлыктагы шау-шу диапазонын контрольдә тотарга мөмкин.Ниһаять, PCB-ның төп ноктасын һәм корпусны (шасси җир) дөрес сайлагыз.
31. EDA коралларын ничек сайларга?
Хәзерге pcb дизайн программасында җылылык анализы көчле нокта түгел, шуңа күрә аны кулланырга киңәш ителми.Башка функцияләр өчен 1.3.4, сез PADS яки Cadence сайлый аласыз, һәм күрсәткечләр һәм бәяләр коэффициенты яхшы.PLD дизайнын башлап җибәрүчеләр PLD чип җитештерүчеләре белән тәэмин ителгән интеграль мохитне куллана ала, һәм бер нокталы кораллар миллионнан артык капка проектлаганда кулланыла ала.
32. Зинһар, югары тизлекле сигнал эшкәртү һәм тапшыру өчен яраклы EDA программасын тәкъдим итегез.
Гадәттәге схема дизайны өчен, INNOVEDA PADS бик яхшы, һәм туры килгән симуляция программалары бар, һәм бу төр дизайн кушымталарның 70% тәшкил итә.Speedгары тизлекле схема дизайны, аналог һәм санлы катнаш схемалар өчен Cadence чишелеше яхшырак эш һәм бәя белән программа тәэминаты булырга тиеш.Әлбәттә, остазның эше бик яхшы, аеруча аның дизайн процессы белән идарә итү иң яхшысы булырга тиеш.
33. PCB тактасының һәр катламының мәгънәсен аңлату
Topoverlay —- югары дәрәҗәдәге җайланманың исеме, шулай ук иң ефәк экран яки R1 C5 кебек төп компонент легендасы дип атала,
IC10. аннары аның тактасы өске катламда гына күренәчәк.
34. 2G-тан югары ешлыктагы PCB-ларны проектлауда, маршрутлауда һәм урнаштыруда нинди аспектларга игътибар итергә кирәк?
2G-тан югары ешлыктагы PCBлар радио ешлык схемалары дизайнына карыйлар, һәм югары тизлекле санлы схема дизайны турында сөйләшү кысаларында түгел.РФ схемасының макеты һәм юнәлеше схематик схема белән бергә каралырга тиеш, чөнки макет һәм маршрут тарату эффектларына китерәчәк.
Моннан тыш, RF схемасы дизайнындагы кайбер пассив җайланмалар параметрик билгеләмә һәм махсус формадагы бакыр фольга аша тормышка ашырыла.Шуңа күрә EDA кораллары параметрик җайланмалар белән тәэмин ителергә һәм махсус формадагы бакыр фольгасын редакцияләргә тиеш.
Остаз тактасында бу таләпләргә туры килгән махсус RF дизайн модуле бар.Моннан тыш, гомуми радио ешлык дизайны махсус радио ешлык схемасын анализлау коралларын таләп итә, тармакта иң мәшһүре - остаз кораллары белән яхшы интерфейс булган агилент eesoft.
35. 2G-тан югары ешлыктагы PCB дизайны өчен, микросрип дизайны нинди кагыйдәләрне үтәргә тиеш?
RF микросрип линияләрен проектлау өчен, тапшыру линиясе параметрларын чыгару өчен 3D кыр анализлау коралларын кулланырга кирәк.Барлык кагыйдәләр дә бу кырны чыгару коралында күрсәтелергә тиеш.
36. Барлык санлы сигналлы PCB өчен тактада 80МГц сәгать чыганагы бар.Тимер чыбык (грунт) куллануга өстәп, җитәрлек йөртү сәләтен тәэмин итү өчен саклау өчен нинди схема кулланырга кирәк?
Сәгатьнең йөртү сәләтен тәэмин итү өчен, аны саклау аша тормышка ашырырга ярамый.Гадәттә, сәгать чипны йөртү өчен кулланыла.Сәгать йөртү мөмкинлеге турында гомуми борчылу берничә сәгать йөге аркасында килеп чыга.Бер сәгать сигналын берничәгә әйләндерү өчен сәгать драйверы чипы кулланыла, һәм ноктадан ноктага бәйләнеш кабул ителә.Драйвер чипын сайлаганда, аның йөккә туры килүен һәм сигнал кыры таләпләргә туры килүен тәэмин итү белән беррәттән, система вакытын исәпләгәндә, драйверда сәгатьнең тоткарлануы. чип исәпкә алынырга тиеш.
37. Әгәр аерым сәгать сигнал тактасы кулланылса, сәгать сигналының тапшыру азрак тәэсир итәр өчен нинди интерфейс кулланыла?
Сәгать сигналы кыскарак, тапшыру линиясе эффекты кечерәк.Аерым сәгать сигнал тактасын куллану сигнал маршрутының озынлыгын арттырачак.Такта белән җир белән тәэмин итү дә проблема.Ерак араларга тапшыру өчен дифференциаль сигналлар кулланырга киңәш ителә.L зурлыгы саклагыч сыйдырышлыгы таләпләренә җавап бирә ала, ләкин сәгатегез бик тиз түгел, кирәк түгел.
38, 27М, SDRAM сәгать сызыгы (80М-90М), бу сәгать линияләренең икенче һәм өченче гармоникасы VHF диапазонында гына, һәм югары ешлык кабул итү ахырыннан комачаулау бик зур.Сызык озынлыгын кыскартудан тыш, тагын нинди яхшы юллар бар?
Өченче гармония зур булса, икенче гармония кечкенә булса, бу сигнал дежур циклы 50% булганга булырга мөмкин, чөнки бу очракта сигналның гармониясе дә юк.Бу вакытта сигнал дежур циклын үзгәртергә кирәк.Моннан тыш, сәгать сигналы бер юнәлешле булса, чыганакның соңгы сериясенә туры килү гадәттә кулланыла.Бу сәгать кыры тизлегенә тәэсир итмичә икенчел уйлануларны баса.Чыганак очындагы туры килгән кыйммәтне түбәндәге рәсемдәге формула ярдәмендә алырга мөмкин.
39. Чылбырның топологиясе нәрсә ул?
Топология, кайберләрен маршрут тәртибе дип тә атыйлар.Күп портлы тоташтырылган челтәрнең чыбык тәртибе өчен.
40. Сигналның бөтенлеген яхшырту өчен чыбыкларның топологиясен ничек көйләргә?
Бу төр челтәр сигнал юнәлеше катлаулырак, чөнки бер яклы, ике яклы сигналлар һәм төрле дәрәҗәдәге сигналлар өчен топология төрле йогынты ясый, һәм нинди топологиянең сигнал сыйфаты өчен файдалы булуын әйтү кыен.Моннан тыш, симуляция алдыннан эшләгәндә, нинди топология куллану инженерлар өчен бик таләпчән, һәм схема принципларын, сигнал төрләрен, хәтта чыбык кыенлыкларын аңлау таләп ителә.
41. EMI проблемаларын ничек урнаштырырга?
Беренчедән, EMI системадан каралырга тиеш, һәм PCB гына проблеманы чишә алмый.EMI өчен, минемчә, стакинг иң кыска сигналны кайтару юлын тәэмин итү, кушылу өлкәсен киметү һәм дифференциаль режим комачаулавын бастыру.Моннан тыш, җир катламы һәм көч катламы тыгыз бәйләнгән, һәм киңәйтү көч катламыннан зуррак, бу гомуми режимдагы комачаулыкны басу өчен яхшы.
42. Ни өчен бакыр салынган?
Гадәттә, бакыр салуның берничә сәбәбе бар.
1. EMC.Зур мәйданлы җир яки электр белән тәэмин итү бакыр өчен ул саклагыч роль уйныйчак, һәм кайбер махсус, мәсәлән, PGND саклаучы роль уйный.
2. PCB процесс таләпләре.Гадәттә, электроплатлау яки ламинациянең деформациясез эффектын тәэмин итү өчен, бакыр PCB катламына аз чыбык белән салына.
3. Сигнал бөтенлеге таләпләре, югары ешлыктагы санлы сигналларга тулы кире юл бирегез, һәм DC челтәренең чыбыкларын киметегез.Әлбәттә, җылылыкның таралу сәбәпләре дә бар, махсус җайланма урнаштыру бакыр салуны таләп итә һ.б.
43. Системада dsp һәм pld кертелгән, чыбык үткәргәндә нинди проблемаларга игътибар итергә кирәк?
Сигнал тизлегенең чыбык озынлыгына карагыз.Әгәр тапшыру линиясендә сигналның тоткарлануы сигнал үзгәрү вакыты белән чагыштырылса, сигналның бөтенлеге проблемасы каралырга тиеш.Моннан тыш, берничә DSP өчен сәгать һәм мәгълүмат сигналының маршрут топологиясе шулай ук сигналның сыйфаты һәм вакытына тәэсир итәчәк, бу игътибарга мохтаҗ.
44. Протель корал чыбыкларына өстәп, башка яхшы кораллар бармы?
Коралларга килгәндә, PROTEL-га өстәп, бик күп чыбык кораллары бар, мәсәлән, MENTOR's WG2000, EN2000 сериясе һәм powerpcb, Каденс аллегро, зукен кадры, cr5000 һ.б., һәрберсенең үз көче бар.
45. "Сигналны кайтару юлы" нәрсә ул?
Сигнал кире кайту юлы, ягъни кире ток.Speedгары тизлекле санлы сигнал тапшырылганда, сигнал драйвердан PCB тапшыру линиясе буенча йөккә агып китә, аннары йөк машина йөртүче очына җиргә яки кыска юл аша электр тәэминатына кайта.
Returnирдәге бу кире сигнал яки электр белән тәэмин итү сигналның кире кайту юлы дип атала.Доктор Джонсон үз китабында югары ешлыктагы сигнал тапшыруның чыннан да электр линиясе һәм DC катламы арасында сандугачлы диэлектрик сыйдырышлыкны зарядлау процессы булуын аңлатты.SI анализы нәрсә - бу корпусның электромагнит үзлекләре һәм алар арасындагы кушылу.
46. тоташтыручыларда SI анализын ничек үткәрергә?
IBIS3.2 спецификациясендә тоташтыручы модель тасвирламасы бар.Гадәттә EBD моделен кулланыгыз.Әгәр дә ул махсус такта булса, арткы планета булса, SPICE моделе кирәк.Сез шулай ук күп такта симуляция программасын куллана аласыз (HYPERLYNX яки IS_multiboard).Күп такта системасы төзегәндә, тоташтыргычларның тарату параметрларын кертегез, алар гадәттә тоташтыргыч кулланмадан алынган.Әлбәттә, бу ысул җитәрлек төгәл булмаячак, ләкин ул кабул ителгән диапазонда булганда.
47. Бетерү ысуллары нинди?
Терминал (терминал), шулай ук туры килү дип атала.Гадәттә, туры килгән позиция буенча, ул актив бетүгә һәм терминалга туры килүгә бүленә.Алар арасында чыганак туры килү гадәттә резистор серияләренә туры килә, һәм терминалга туры килү гадәттә параллель туры килә.Резисторны тарту, резисторны тарту, Тевенинга туры килү, AC белән туры килү, һәм Шоттки диодына туры килү кебек күп юллар бар.
48. Нинди факторлар туктату юлын билгели?
Төп ысул гадәттә BUFFER характеристикалары, топология шартлары, дәрәҗә төрләре һәм хөкем итү ысуллары белән билгеләнә, һәм сигнал дежур циклы һәм система энергиясен куллану да каралырга тиеш.
49. Туктату (туры килү) кагыйдәләре нинди?
Санлы схемаларда иң критик проблема - вакыт проблемасы.Тиңләү өстәүнең максаты - сигналның сыйфатын яхшырту һәм хөкем итү моментында билгеле сигнал алу.Дәрәҗәле эффектив сигналлар өчен сигналның сыйфаты тотрыклы һәм вакытны тәэмин итү шартларында тотрыклы;тоткарланган эффектив сигналлар өчен, сигналның тоткарлану монотониклыгын тәэмин итү шартында, сигнал үзгәрүен тоткарлау тизлеге таләпләргә туры килә.Остаз ICX продукт дәреслегендә туры килү өчен кайбер материаллар бар.
Моннан тыш, "Speгары тизлекле санлы дизайн кул кулы китабы" терминалга багышланган бүлек бар, ул электромагнит дулкыннары принцибыннан сигнал бөтенлегенә туры килү ролен тасвирлый, белешмә өчен кулланыла ала.
50. deviceайланманың логик функциясен охшату өчен җайланманың IBIS моделен куллана аламмы?Notк икән, схеманың такта дәрәҗәсе һәм система дәрәҗәсендәге симуляцияләрен ничек башкарырга?
IBIS модельләре - тәртип дәрәҗәсе модельләре, функциональ симуляция өчен кулланылмый.Функциональ симуляция өчен SPICE модельләре яки башка структур дәрәҗәдәге модельләр кирәк.
51. Санлы һәм аналог бергә яшәгән системада ике эшкәртү ысулы бар.Берсе - санлы җирне аналог җиреннән аеру.Мончалар тоташтырылган, ләкин электр белән тәэмин итү аерылмый;икенчесе - аналог электр белән тәэмин итү һәм санлы электр белән тәэмин итү FB белән аерылып, тоташтырылган, һәм җир бердәм җир.Ли әфәндедән сорыйсым килә, бу ике ысулның эффекты бер үкме?
Бу принципта бер үк дип әйтергә кирәк.Чөнки көч һәм җир югары ешлыклы сигналларга тигез.
Аналог һәм санлы өлешләрне аеруның максаты - анти-интерфейс, нигездә санлы схемаларның аналог схемаларга интерфейсы.Ләкин, сегментлаштыру сигналның тулы булмаган юлына китерергә мөмкин, бу санлы сигналның сигнал сыйфатына тәэсир итә һәм системаның EMC сыйфатына тәэсир итә.
Шуңа күрә, нинди яссылык бүленсә дә, бу сигналның кире юлының киңәюенә һәм кире сигналның гадәти эш сигналына күпме комачаулавына бәйле.Хәзер шулай ук кайбер катнаш конструкцияләр бар, электр белән тәэмин итүгә һәм җиргә карамастан, урнаштырганда, схеманы санлы өлешкә һәм аналог өлешенә карап аерыгыз, региональ сигналлардан саклану өчен.
52. Куркынычсызлык кагыйдәләре: FCC һәм EMC конкрет мәгънәләре нинди?
FCC: федераль элемтә комиссиясе Америка элемтә комиссиясе
EMC: электромагнитның туры килүе электромагнит ярашуы
FCC - стандартлар оешмасы, EMC - стандарт.Стандартларны игълан итү өчен тиешле сәбәпләр, стандартлар һәм тест ысуллары бар.
53. Дифференциаль бүлү нәрсә ул?
Дифференциаль сигналлар, аларның кайберләре дифференциаль сигналлар дип тә аталалар, бер каналны җибәрү өчен ике охшаш, капма-каршы поляритик сигнал кулланалар, һәм хөкем итү өчен ике сигналның дәрәҗә аермасына таяналар.Ике сигналның тулысынча эзлекле булуын тәэмин итү өчен, алар чыбык вакытында параллель рәвештә сакланырга тиеш, һәм сызык киңлеге һәм сызык аралыгы үзгәрешсез кала.
54. PCB симуляция программасы нәрсә ул?
Симуляциянең күп төрләре бар, югары тизлекле санлы схема сигналының бөтенлеген анализлау симуляциясе анализы (SI) еш кулланыла торган программа - icx, сигналвизион, гиперлинкс, XTK, спектрекест һ.б. Кайберәүләр Hspice кулланалар.
55. PCB симуляция программасы LAYOUT симуляциясен ничек башкара?
Highгары тизлекле санлы схемаларда, сигнал сыйфатын яхшырту һәм чыбыкларның кыенлыгын киметү өчен, күп катламлы такталар гадәттә махсус көч катламнарын һәм җир катламнарын билгеләү өчен кулланыла.
56. 50М-тан югары сигналларның тотрыклылыгын тәэмин итү өчен схема һәм чыбык белән ничек эшләргә
Speedгары тизлекле санлы сигнал чыбыкларының ачкычы - тапшыру линияләренең сигнал сыйфатына тәэсирен киметү.Шуңа күрә, 100М-тан югары тизлекле сигналларның урнашуы сигнал эзләренең мөмкин кадәр кыска булуын таләп итә.Санлы схемаларда югары тизлекле сигналлар сигналның күтәрелү вакыты белән билгеләнә.Моннан тыш, төрле сигналлар (мәсәлән, TTL, GTL, LVTTL) сигнал сыйфатын тәэмин итү өчен төрле ысуллар бар.
57. Ачык һава җайланмасының RF өлеше, арадаш ешлык өлеше, хәтта ачык ешлыкны күзәтүче аз ешлыклы схема өлеше еш бер үк PCBда урнаштырыла.Мондый PCB материалына нинди таләпләр бар?RF, IF һәм хәтта түбән ешлыклы схемаларның бер-берсенә комачаулавын ничек сакларга?
Гибрид схема дизайны - зур проблема.Камил чишелеш алу кыен.
Гадәттә, радио ешлык схемасы системада мөстәкыйль бер такта итеп урнаштырылган һәм чыбыклы, хәтта махсус саклагыч куышлыгы да бар.Моннан тыш, RF чылбыры, гадәттә, бер яклы яки ике яклы, һәм схема чагыштырмача гади, болар барысы да RF чылбырының тарату параметрларына йогынтысын киметергә һәм RF системасының эзлеклелеген яхшыртырга тиеш.
Гомуми FR4 материалы белән чагыштырганда, RF схема такталары югары Q субстратларын кулланалар.Бу материалның диэлектрик тотрыклылыгы чагыштырмача кечкенә, тапшыру линиясенең таратылган сыйдырышлыгы кечкенә, импеданс зур, һәм сигнал тапшыруның тоткарлануы кечкенә.Гибрид схема дизайнында, RF һәм санлы схемалар бер PCB өстендә төзелгән булсалар да, алар гадәттә RF челтәр өлкәсенә һәм санлы челтәр өлкәсенә бүленәләр, алар аерым урнаштырылган һәм чыбыклы.Алар арасында җир виасларын һәм саклагыч тартмаларны кулланыгыз.
58. РФ өлеше өчен арадаш ешлык өлеше һәм аз ешлыклы чылбыр өлеше бер PCB урнаштырылган, остазның нинди чишелеше бар?
Остазның такта дәрәҗәсендәге система дизайн программалары, төп схема дизайн функцияләренә өстәп, махсус RF дизайн модулына ия.RF схематик дизайн модулында параметрлаштырылган җайланма моделе тәкъдим ителә, һәм EESOFT кебек симуляция кораллары белән RF схемасы анализы һәм ике яклы интерфейс тәкъдим ителә;RF LAYOUT модулында, махсус схема схемасы һәм чыбык өчен махсус кулланылган үрнәк редакцияләү функциясе тәкъдим ителә, һәм шулай ук EESOFT кебек RF схема анализы һәм симуляция коралларының ике яклы интерфейсы анализ нәтиҗәләрен кире билгеләргә мөмкин һәм схематик схемага һәм PCBга симуляция.
Шул ук вакытта, остаз программасының дизайн белән идарә итү функциясен кулланып, дизайнны кабат куллану, дизайн ясау һәм уртак дизайн җиңел тормышка ашырыла ала.Гибрид схема проектлау процессын бик тизләтегез.Кәрәзле телефон тактасы - гадәти катнаш схема дизайны, һәм күп эре кәрәзле телефон дизайны җитештерүчеләре дизайн платформасы буларак Остаз плюс Анжелон eesoft кулланалар.
59. Остазның продукт структурасы нинди?
Остаз графикасының PCB коралларына WG (элеккеге версия) һәм предприятия (такта станциясе) сериясе керә.
60. Остазның PCB дизайн программасы BGA, PGA, COB һәм башка пакетларга ничек ярдәм итә?
Остазның автоактив RE, Veribest сатып алудан эшләнгән, тармакның беренче челтәрсез, теләсә нинди почмаклы роутеры.Барыбызга да билгеле булганча, шар челтәр массивлары өчен COB җайланмалары, челтәрсез һәм теләсә нинди почмаклы роутерлар маршрут тизлеген чишү өчен ачкыч.Соңгы автоактив REда куллану җиңелрәк булсын өчен виас, бакыр фольга, REROUTE һ.б. кебек функцияләр өстәлде.Моннан тыш, ул югары тизлекле маршрутны, шул исәптән сигнал маршрутын һәм вакытны тоткарлау таләпләре белән дифференциаль пар маршрутын да кертә.
61. Остазның PCB дизайн программасы дифференциаль сызык парларын ничек эшкәртә?
Остаз программасы дифференциаль парның үзлекләрен билгеләгәннән соң, ике дифференциаль пар бергә юнәлтелергә мөмкин, һәм дифференциаль парның сызык киңлеге, аралыгы һәм озынлыгы катгый гарантияләнә.Алар киртәләр белән очрашканда автоматик рәвештә аерылырга мөмкин, һәм катламны үзгәрткәндә метод аша сайланырга мөмкин.
62. 12 катлы PCB тактада 2.2v, 3.3v, 5v өч электр белән тәэмин итү катламы бар, һәм өч электр тәэминатының һәрберсе бер катламда.Wireир чыбыклары белән ничек эшләргә?
Гомумән алганда, өч электр тәэминаты өченче катта урнаштырылган, бу сигнал сыйфаты өчен яхшырак.Чөнки сигналның яссылык катламнарына бүленүе ихтимал.Кросс-сегментлаштыру - сигнал сыйфатына тәэсир итүче критик фактор, гадәттә симуляция программалары игътибарсыз калдыра.Электр самолетлары һәм җир самолетлары өчен ул югары ешлыклы сигналларга тиң.Практикада, сигнал сыйфатын исәпкә алудан тыш, электр яссылыгын тоташтыру (электр самолетының AC импеденциясен киметү өчен күрше җир яссылыгын куллану) һәм симметрияне туплау - болар барысы да каралырга тиеш факторлар.
63. PCB заводтан чыкканда дизайн процессы таләпләренә туры килү-килмәвен ничек тикшерергә?
Күпчелек PCB җитештерүчеләре, барлык тоташуларның дөреслеген тәэмин итү өчен, PCB эшкәртү тәмамланганчы, электр челтәренең өзлексезлеген сынап карарга тиеш.Шул ук вакытта, күбрәк җитештерүчеләр рентген тестын кулланып, эфир яки ламинация вакытында кайбер кимчелекләрне тикшерәләр.
Пач эшкәртелгәннән соң әзер такта өчен, гадәттә, ИКТ тест инспекциясе кулланыла, бу PCB дизайны вакытында ИКТ тест пунктларын өстәргә тиеш.Әгәр дә проблема килеп чыкса, махсус рентген тикшерү җайланмасы шулай ук эшкәртү аркасында килеп чыкканмы-юкмы икәнен ачыклау өчен кулланылырга мөмкин.
64. "Механизмны саклау" корпусны саклаумы?
Әйе.Корпус мөмкин кадәр тыгыз булырга тиеш, үткәргеч материалларны азрак кулланырга, яисә мөмкин кадәр җиргә салырга кирәк.
65. Чипны сайлаганда чипның esd проблемасын карарга кирәкме?
Ике катлы такта яки күп катлы такта булсын, җир мәйданы мөмкин кадәр арттырылырга тиеш.Чип сайлаганда, чипның ESD үзенчәлекләре каралырга тиеш.Болар гадәттә чип тасвирламасында искә алына, һәм хәтта бер үк чипның төрле җитештерүчеләрдән эшләве төрлечә булачак.
Дизайнга күбрәк игътибар бирегез һәм аны тулырак уйлагыз, һәм схема тактасының эше билгеле бер дәрәҗәдә гарантияләнәчәк.Ләкин ESD проблемасы әле дә күренергә мөмкин, шуңа күрә оешманы саклау ESD-ны саклау өчен дә бик мөһим.
66. Компьютер такта ясаганда, комачаулыкны киметү өчен, җир чыбыклары ябык форма ясарга тиешме?
PCB такталарын ясаганда, гомумән алганда, комачаулыкны киметү өчен цикл мәйданын киметергә кирәк.Wireир чыбыкларын салганда, аны ябык формада түгел, ә дендрит формасында куярга кирәк..Ир мәйданы.
67. Әгәр эмулятор бер электр тәэминаты кулланса һәм компьютер тактасы бер электр тәэминаты кулланса, ике электр тәэминаты нигезләре бергә тоташырга тиешме?
Аерым электр белән тәэмин итү кулланылса яхшырак булыр, чөнки электр белән тәэмин итүгә комачаулау җиңел түгел, ләкин җиһазларның күбесенең махсус таләпләре бар.Эмулятор һәм PCB такта ике электр тәэминаты кулланганлыктан, алар бер җирне бүлешергә тиеш түгел дип уйлыйм.
68. Схема берничә компьютер тактасыннан тора.Алар җирне бүлешергә тиешме?
Схема берничә PCBдан тора, аларның күбесе уртак тел таләп итә, чөнки бер чылбырда берничә электр тәэминаты куллану практик түгел.Ләкин сезнең конкрет шартларыгыз булса, сез башка электр белән тәэмин итүне куллана аласыз, әлбәттә, комачаулау кечерәк булыр.
69. LCD һәм металл кабыгы булган кул продуктын проектлагыз.ESD сынаганда, ул ICE-1000-4-2 сынауларын уза алмый, КОНТАКТ 1100В кына, АИР 6000В уза ала.ESD кушылу тестында горизонталь 3000В, ә вертикаль 4000В уза ала.Uзәк эшкәрткеч җайланманың ешлыгы 33МГц.ESD тестын узарга берәр юл бармы?
Кулдан ясалган продуктлар - металл казыклар, шуңа күрә ESD проблемалары тагын да ачык булырга тиеш, һәм LCD-ларда тагын да начар күренешләр булырга мөмкин.Әгәр дә булган металл материалны үзгәртү мөмкинлеге булмаса, PCB җирен ныгыту өчен механизм эчендә электрга каршы материал өстәргә, шул ук вакытта LCD-ны җиргә куярга юл табарга киңәш ителә.Әлбәттә, ничек эшләргә конкрет ситуациягә бәйле.
70. DSP һәм PLD булган система эшләгәндә, ESD нинди аспектларны карарга тиеш?
Гомуми системага килгәндә, кеше организмы белән турыдан-туры контакттагы өлешләр каралырга тиеш, һәм схема һәм механизмда тиешле саклану чаралары үткәрелергә тиеш.ESD системага күпме йогынты ясаячагына килгәндә, ул төрле ситуацияләргә бәйле.
Пост вакыты: 19-2023 март