สิ่งที่ควรคำนึงถึงเมื่อวาดไดอะแกรม PCB

1. กฎทั่วไป

1.1 พื้นที่การเดินสายสัญญาณดิจิทัล อนาล็อก และ DAA จะถูกแบ่งไว้ล่วงหน้าบน PCB
1.2 ส่วนประกอบดิจิตอลและอนาล็อกและสายไฟที่เกี่ยวข้องควรแยกออกจากกันให้มากที่สุดและวางไว้ในพื้นที่สายไฟของตัวเอง
1.3 การติดตามสัญญาณดิจิตอลความเร็วสูงควรสั้นที่สุด
1.4 รักษาร่องรอยสัญญาณอะนาล็อกที่ละเอียดอ่อนให้สั้นที่สุด
1.5 การกระจายอำนาจและพื้นดินอย่างสมเหตุสมผล
1.6 DGND, AGND และฟิลด์ถูกแยกออกจากกัน
1.7 ใช้สายไฟกว้างสำหรับจ่ายไฟและติดตามสัญญาณวิกฤติ
1.8 วางวงจรดิจิทัลไว้ใกล้กับอินเทอร์เฟซบัสขนาน/อนุกรม DTE และวงจร DAA วางอยู่ใกล้กับอินเทอร์เฟซสายโทรศัพท์

2. การจัดวางส่วนประกอบ

2.1 ในแผนภาพวงจรของระบบ:
ก) แบ่งวงจรดิจิทัล อนาล็อก DAA และวงจรที่เกี่ยวข้อง
b) แบ่งส่วนประกอบดิจิทัล อนาล็อก ดิจิทัล/อนาล็อกแบบผสมในแต่ละวงจร
c) ให้ความสนใจกับตำแหน่งของแหล่งจ่ายไฟและพินสัญญาณของชิป IC แต่ละตัว
2.2 แบ่งพื้นที่การเดินสายไฟของวงจรดิจิทัล อนาล็อก และ DAA บน PCB เบื้องต้น (อัตราส่วนทั่วไป 2/1/1) และเก็บส่วนประกอบดิจิทัลและอนาล็อกและสายไฟที่เกี่ยวข้องให้ไกลที่สุดเท่าที่จะเป็นไปได้ และจำกัดไว้ตามความเหมาะสม พื้นที่เดินสายไฟ
หมายเหตุ: เมื่อวงจร DAA ครอบครองพื้นที่ขนาดใหญ่ จะมีการติดตามสัญญาณควบคุม/สถานะมากขึ้นผ่านบริเวณสายไฟ ซึ่งสามารถปรับเปลี่ยนได้ตามข้อบังคับท้องถิ่น เช่น ระยะห่างของส่วนประกอบ การลดแรงดันไฟฟ้าสูง ขีดจำกัดกระแส ฯลฯ
2.3 หลังจากการแบ่งเบื้องต้นเสร็จสิ้น ให้เริ่มวางส่วนประกอบจาก Connector และ Jack:
ก) ตำแหน่งของปลั๊กอินถูกสงวนไว้รอบๆ ขั้วต่อและแจ็ค
b) เว้นพื้นที่ไว้สำหรับสายไฟและสายดินรอบๆ ส่วนประกอบ
c) กันตำแหน่งของปลั๊กอินที่เกี่ยวข้องรอบๆ ซ็อกเก็ต
2.4 ส่วนประกอบไฮบริดอันดับหนึ่ง (เช่น อุปกรณ์โมเด็ม, ชิปแปลง A/D, D/A ฯลฯ):
ก) กำหนดทิศทางการจัดวางส่วนประกอบ และพยายามทำให้พินสัญญาณดิจิทัลและสัญญาณอะนาล็อกหันหน้าไปทางบริเวณสายไฟตามลำดับ
b) วางส่วนประกอบไว้ที่ทางแยกของพื้นที่กำหนดเส้นทางสัญญาณดิจิทัลและอนาล็อก
2.5 วางอุปกรณ์อะนาล็อกทั้งหมด:
ก) วางส่วนประกอบวงจรแอนะล็อก รวมถึงวงจร DAA
b) อุปกรณ์อะนาล็อกวางอยู่ใกล้กันและวางไว้ที่ด้านข้างของ PCB ซึ่งมีการติดตามสัญญาณ TXA1, TXA2, RIN, VC และ VREF
c) หลีกเลี่ยงการวางส่วนประกอบที่มีสัญญาณรบกวนสูงรอบๆ การติดตามสัญญาณ TXA1, TXA2, RIN, VC และ VREF
d) สำหรับโมดูล DTE แบบอนุกรม DTE EIA/TIA-232-E
เครื่องรับ/ไดรเวอร์ของสัญญาณอินเทอร์เฟซซีรีส์ควรอยู่ใกล้กับตัวเชื่อมต่อมากที่สุด และอยู่ห่างจากเส้นทางสัญญาณนาฬิกาความถี่สูง เพื่อลด/หลีกเลี่ยงการเพิ่มอุปกรณ์ลดเสียงรบกวนในแต่ละบรรทัด เช่น คอยล์โช้คและตัวเก็บประจุ
2.6 วางส่วนประกอบดิจิทัลและตัวเก็บประจุแบบแยกส่วน:
ก) วางส่วนประกอบดิจิทัลไว้ด้วยกันเพื่อลดความยาวของสายไฟ
b) วางตัวเก็บประจุแบบแยกส่วน 0.1uF ระหว่างแหล่งจ่ายไฟและกราวด์ของ IC และรักษาสายเชื่อมต่อให้สั้นที่สุดเพื่อลด EMI
c) สำหรับโมดูลบัสขนาน ส่วนประกอบต่างๆ จะอยู่ใกล้กัน
ตัวเชื่อมต่อถูกวางไว้ที่ขอบเพื่อให้เป็นไปตามมาตรฐานอินเทอร์เฟซบัสของแอปพลิเคชัน เช่น ความยาวของสายบัส ISA ถูกจำกัดไว้ที่ 2.5 นิ้ว
d) สำหรับโมดูล DTE แบบอนุกรม วงจรอินเทอร์เฟซจะอยู่ใกล้กับขั้วต่อ
จ) วงจรคริสตัลออสซิลเลเตอร์ควรอยู่ใกล้กับอุปกรณ์ขับเคลื่อนมากที่สุด
2.7 สายดินของแต่ละพื้นที่มักจะเชื่อมต่อที่จุดหนึ่งจุดขึ้นไปด้วยตัวต้านทานหรือบีด 0 โอห์ม

3. การกำหนดเส้นทางสัญญาณ

3.1 ในการกำหนดเส้นทางสัญญาณโมเด็ม ควรเก็บสายสัญญาณที่มีแนวโน้มที่จะเกิดสัญญาณรบกวนและสายสัญญาณที่เสี่ยงต่อการรบกวนให้ห่างจากที่สุดเท่าที่จะทำได้ หากหลีกเลี่ยงไม่ได้ ให้ใช้สายสัญญาณที่เป็นกลางเพื่อแยกออกจากกัน
3.2 การเดินสายสัญญาณดิจิทัลควรอยู่ในบริเวณการเดินสายสัญญาณดิจิทัลให้มากที่สุด
การเดินสายสัญญาณอะนาล็อกควรอยู่ในบริเวณการเดินสายสัญญาณอะนาล็อกให้มากที่สุด
(สามารถวางการติดตามการแยกไว้ล่วงหน้าเพื่อจำกัดเพื่อป้องกันไม่ให้การติดตามออกจากพื้นที่เส้นทาง)
การติดตามสัญญาณดิจิตอลและการติดตามสัญญาณอะนาล็อกจะตั้งฉากเพื่อลดการเชื่อมต่อแบบไขว้
3.3 ใช้การติดตามแบบแยก (โดยปกติจะเป็นกราวด์) เพื่อจำกัดการติดตามสัญญาณอะนาล็อกให้อยู่ในพื้นที่กำหนดเส้นทางสัญญาณอะนาล็อก
ก) ร่องรอยกราวด์ที่แยกได้ในพื้นที่อะนาล็อกถูกจัดเรียงไว้ทั้งสองด้านของบอร์ด PCB รอบบริเวณการเดินสายสัญญาณอะนาล็อก โดยมีความกว้างของเส้น 50-100mil
b) ร่องรอยกราวด์ที่แยกได้ในพื้นที่ดิจิทัลจะถูกส่งไปรอบ ๆ บริเวณการเดินสายสัญญาณดิจิทัลทั้งสองด้านของบอร์ด PCB โดยมีความกว้างของเส้น 50-100mil และความกว้างของด้านหนึ่งของบอร์ด PCB ควรเป็น 200mil
3.4 ความกว้างของเส้นสัญญาณอินเทอร์เฟซบัสขนาน > 10mil (โดยทั่วไปคือ 12-15mil) เช่น /HCS, /HRD, /HWT, /RESET
3.5 ความกว้างของเส้นของการติดตามสัญญาณอะนาล็อกคือ >10mil (โดยทั่วไปคือ 12-15mil) เช่น MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT
3.6 การติดตามสัญญาณอื่นๆ ทั้งหมดควรกว้างที่สุดเท่าที่จะเป็นไปได้ ความกว้างของเส้นควรอยู่ที่ >5 มิลลิเมตร (โดยทั่วไป 10 มิลลิเมตร) และการติดตามระหว่างส่วนประกอบต่างๆ ควรสั้นที่สุดเท่าที่จะเป็นไปได้ (ควรพิจารณาล่วงหน้าเมื่อวางอุปกรณ์)
3.7 ความกว้างของเส้นของตัวเก็บประจุบายพาสไปยัง IC ที่สอดคล้องกันควรเป็น> 25mil และควรหลีกเลี่ยงการใช้จุดแวะให้มากที่สุด 3.8 สายสัญญาณที่ผ่านพื้นที่ต่าง ๆ (เช่นการควบคุมความเร็วต่ำ / สัญญาณสถานะทั่วไป) ควร ผ่านสายดินแยกที่จุดหนึ่ง (แนะนำ) หรือสองจุด หากการติดตามอยู่เพียงด้านเดียว การติดตามกราวด์แบบแยกสามารถไปที่อีกด้านหนึ่งของ PCB เพื่อข้ามการติดตามสัญญาณและทำให้มันต่อเนื่อง
3.9 หลีกเลี่ยงการใช้มุม 90 องศาในการกำหนดเส้นทางสัญญาณความถี่สูง และใช้ส่วนโค้งเรียบหรือมุม 45 องศา
3.10 การกำหนดเส้นทางสัญญาณความถี่สูงควรลดการใช้การเชื่อมต่อผ่าน
3.11 เก็บร่องรอยสัญญาณทั้งหมดให้ห่างจากวงจรคริสตัลออสซิลเลเตอร์
3.12 สำหรับการกำหนดเส้นทางสัญญาณความถี่สูง ควรใช้การกำหนดเส้นทางต่อเนื่องเพียงจุดเดียวเพื่อหลีกเลี่ยงสถานการณ์ที่หลายส่วนของเส้นทางขยายจากจุดเดียว
3.13 ในวงจร DAA เว้นช่องว่างอย่างน้อย 60 มิลลิเมตรรอบๆ การเจาะ (ทุกชั้น)

4. แหล่งจ่ายไฟ

4.1 กำหนดความสัมพันธ์ในการเชื่อมต่อสายไฟ
4.2 ในพื้นที่การเดินสายสัญญาณดิจิทัล ให้ใช้ตัวเก็บประจุด้วยไฟฟ้า 10uF หรือตัวเก็บประจุแทนทาลัมขนานกับตัวเก็บประจุเซรามิก 0.1uF จากนั้นเชื่อมต่อระหว่างแหล่งจ่ายไฟกับกราวด์ วางไว้ที่ปลายช่องจ่ายไฟและปลายสุดของบอร์ด PCB เพื่อป้องกันไฟกระชากที่เกิดจากการรบกวนทางเสียง
4.3 สำหรับบอร์ดสองด้าน ในชั้นเดียวกับวงจรที่ใช้พลังงาน ให้ล้อมรอบวงจรด้วยการติดตามพลังงานด้วยความกว้างของเส้น 200mil ทั้งสองด้าน (อีกด้านต้องประมวลผลแบบเดียวกับกราวด์ดิจิทัล)
4.4 โดยทั่วไป การติดตามพลังงานจะถูกจัดวางก่อน จากนั้นจึงวางการติดตามสัญญาณ

5. พื้นดิน

5.1 ในกระดานสองด้าน พื้นที่ที่ไม่ได้ใช้รอบและด้านล่างส่วนประกอบดิจิทัลและแอนะล็อก (ยกเว้น DAA) เต็มไปด้วยพื้นที่ดิจิทัลหรือแอนะล็อก และพื้นที่เดียวกันของแต่ละชั้นเชื่อมต่อเข้าด้วยกัน และพื้นที่เดียวกันของชั้นต่าง ๆ คือ เชื่อมต่อผ่านจุดแวะหลายจุด : พิน DGND ของโมเด็มเชื่อมต่อกับพื้นที่กราวด์ดิจิทัล และพิน AGND เชื่อมต่อกับพื้นที่กราวด์อะนาล็อก พื้นที่กราวด์ดิจิทัลและพื้นที่กราวด์อะนาล็อกจะถูกคั่นด้วยช่องว่างตรง
5.2 ในบอร์ดสี่ชั้น ให้ใช้พื้นที่กราวด์ดิจิทัลและแอนะล็อกเพื่อให้ครอบคลุมส่วนประกอบดิจิทัลและแอนะล็อก (ยกเว้น DAA) พินโมเด็ม DGND เชื่อมต่อกับพื้นที่กราวด์ดิจิทัล และพิน AGND เชื่อมต่อกับพื้นที่กราวด์อะนาล็อก พื้นที่กราวด์ดิจิทัลและพื้นที่กราวด์อะนาล็อกจะถูกใช้แยกจากกันด้วยช่องว่างตรง
5.3 หากจำเป็นต้องใช้ตัวกรอง EMI ในการออกแบบ ควรสงวนพื้นที่บางส่วนไว้ที่ช่องเสียบอินเทอร์เฟซ อุปกรณ์ EMI ส่วนใหญ่ (บีด/ตัวเก็บประจุ) สามารถวางได้ในบริเวณนี้ เชื่อมต่อกับมัน
5.4 ควรแยกแหล่งจ่ายไฟของแต่ละโมดูลการทำงาน โมดูลการทำงานสามารถแบ่งออกเป็น: อินเทอร์เฟซบัสขนาน, จอแสดงผล, วงจรดิจิตอล (SRAM, EPROM, โมเด็ม) และ DAA ฯลฯ กำลังไฟ/กราวด์ของโมดูลการทำงานแต่ละโมดูลสามารถเชื่อมต่อได้ที่แหล่งกำเนิดพลังงาน/กราวด์เท่านั้น
5.5 สำหรับโมดูล DTE แบบอนุกรม ให้ใช้ตัวเก็บประจุแบบแยกส่วนเพื่อลดการเชื่อมต่อกำลัง และทำเช่นเดียวกันกับสายโทรศัพท์
5.6 การต่อสายดินผ่านจุดเดียว ถ้าเป็นไปได้ ให้ใช้ Bead หากจำเป็นต้องระงับ EMI ให้ต่อสายดินไว้ที่อื่น
5.7 สายดินทั้งหมดควรมีความกว้างมากที่สุด 25-50 มิล
5.8 ร่องรอยของตัวเก็บประจุระหว่างแหล่งจ่ายไฟ/กราวด์ของ IC ทั้งหมดควรสั้นที่สุดเท่าที่จะเป็นไปได้ และไม่ควรใช้รูทะลุ

6. วงจรคริสตัลออสซิลเลเตอร์

6.1 ร่องรอยทั้งหมดที่เชื่อมต่อกับเทอร์มินัลอินพุต/เอาต์พุตของคริสตัลออสซิลเลเตอร์ (เช่น XTLI, XTLO) ควรสั้นที่สุดเท่าที่จะทำได้ เพื่อลดอิทธิพลของการรบกวนทางเสียงและความจุแบบกระจายบนคริสตัล ร่องรอย XTLO ควรสั้นที่สุดเท่าที่จะทำได้ และมุมโค้งงอไม่ควรน้อยกว่า 45 องศา (เนื่องจาก XTLO เชื่อมต่อกับไดร์เวอร์ด้วยเวลาที่เพิ่มขึ้นอย่างรวดเร็วและกระแสสูง)
6.2 ไม่มีชั้นกราวด์ในบอร์ดสองด้าน และควรต่อสายกราวด์ของตัวเก็บประจุออสซิลเลเตอร์คริสตัลเข้ากับอุปกรณ์ด้วยสายสั้นให้กว้างที่สุด
พิน DGND ใกล้กับคริสตัลออสซิลเลเตอร์มากที่สุด และลดจำนวนจุดแวะให้เหลือน้อยที่สุด
6.3 หากเป็นไปได้ ให้ต่อสายดินเคสคริสตัล
6.4 เชื่อมต่อตัวต้านทาน 100 โอห์มระหว่างพิน XTLO และโหนดคริสตัล/ตัวเก็บประจุ
6.5 กราวด์ของตัวเก็บประจุคริสตัลออสซิลเลเตอร์เชื่อมต่อโดยตรงกับพิน GND ของโมเด็ม อย่าใช้พื้นที่กราวด์หรือรอยกราวด์เพื่อเชื่อมต่อตัวเก็บประจุเข้ากับพิน GND ของโมเด็ม

7. การออกแบบโมเด็มอิสระโดยใช้อินเทอร์เฟซ EIA/TIA-232

7.1 ใช้กล่องโลหะ หากจำเป็นต้องใช้เปลือกพลาสติก ควรติดฟอยล์โลหะไว้ด้านในหรือควรพ่นวัสดุที่เป็นสื่อกระแสไฟฟ้าเพื่อลด EMI
7.2 วางโช้คที่มีรูปแบบเดียวกันบนสายไฟแต่ละเส้น
7.3 ส่วนประกอบถูกวางเข้าด้วยกันและใกล้กับตัวเชื่อมต่อของอินเทอร์เฟซ EIA/TIA-232
7.4 อุปกรณ์ EIA/TIA-232 ทั้งหมดเชื่อมต่อกับแหล่งจ่ายไฟ/กราวด์จากแหล่งพลังงานแยกกัน แหล่งที่มาของพลังงาน/กราวด์ควรเป็นขั้วอินพุตกำลังบนบอร์ดหรือขั้วเอาต์พุตของชิปควบคุมแรงดันไฟฟ้า
7.5 สายเคเบิล EIA/TIA-232 ส่งสัญญาณกราวด์ถึงกราวด์ดิจิทัล
7.6 ในกรณีต่อไปนี้ ไม่จำเป็นต้องเชื่อมต่อตัวป้องกันสายเคเบิล EIA/TIA-232 เข้ากับเปลือกโมเด็ม การเชื่อมต่อที่ว่างเปล่า เชื่อมต่อกับกราวด์ดิจิทัลผ่านลูกปัด สายเคเบิล EIA/TIA-232 เชื่อมต่อโดยตรงกับกราวด์ดิจิทัลเมื่อวางวงแหวนแม่เหล็กไว้ใกล้กับเปลือกโมเด็ม

8. การเดินสายไฟของตัวเก็บประจุวงจร VC และ VREF ควรสั้นที่สุดเท่าที่จะเป็นไปได้และอยู่ในพื้นที่ที่เป็นกลาง

8.1 เชื่อมต่อขั้วบวกของตัวเก็บประจุด้วยไฟฟ้า 10uF VC และตัวเก็บประจุ VC 0.1uF เข้ากับพิน VC (PIN24) ของโมเด็มผ่านสายแยก
8.2 เชื่อมต่อขั้วลบของตัวเก็บประจุด้วยไฟฟ้า 10uF VC และตัวเก็บประจุ VC 0.1uF เข้ากับพิน AGND (PIN34) ของโมเด็มผ่าน Bead และใช้สายไฟอิสระ
8.3 เชื่อมต่อขั้วบวกของตัวเก็บประจุไฟฟ้า 10uF VREF และตัวเก็บประจุ VC 0.1uF เข้ากับพิน VREF (PIN25) ของโมเด็มผ่านสายแยก
8.4 เชื่อมต่อขั้วลบของตัวเก็บประจุไฟฟ้า 10uF VREF และตัวเก็บประจุ VC 0.1uF เข้ากับพิน VC (PIN24) ของโมเด็มผ่านการติดตามอิสระ โปรดทราบว่ามันไม่ขึ้นอยู่กับการติดตาม 8.1
วีเรฟ ——+——–+
┿ 10u ┿ 0.1u
วีซี ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ AGND
ลูกปัดที่ใช้ควรเป็นไปตาม:
ความต้านทาน = 70W ที่ 100MHz;;
จัดอันดับปัจจุบัน = 200mA;;
ความต้านทานสูงสุด = 0.5W

9. อินเทอร์เฟซโทรศัพท์และโทรศัพท์มือถือ

9.1 วาง Choke ไว้ที่ส่วนต่อประสานระหว่าง Tip และ Ring
9.2 วิธีแยกสายโทรศัพท์จะคล้ายกับวิธีจ่ายไฟ โดยใช้วิธีการต่างๆ เช่น การเพิ่มตัวเหนี่ยวนำ โช้ค และตัวเก็บประจุ อย่างไรก็ตาม การแยกสายโทรศัพท์ทำได้ยากและสำคัญกว่าการแยกแหล่งจ่ายไฟ แนวปฏิบัติทั่วไปคือการสงวนตำแหน่งของอุปกรณ์เหล่านี้เพื่อการปรับเปลี่ยนระหว่างการรับรองประสิทธิภาพ/การทดสอบ EMI