1. Regras gerais
1.1 As áreas de fiação de sinal digital, analógico e DAA são pré-divididas na PCB.
1.2 Os componentes digitais e analógicos e a fiação correspondente devem ser separados tanto quanto possível e colocados em suas próprias áreas de fiação.
1.3 Os traços do sinal digital de alta velocidade devem ser tão curtos quanto possível.
1.4 Mantenha os traços de sinais analógicos sensíveis tão curtos quanto possível.
1.5 Distribuição razoável de energia e aterramento.
1.6 DGND, AGND e campo são separados.
1.7 Use fios largos para fonte de alimentação e traços de sinais críticos.
1.8 O circuito digital é colocado próximo à interface DTE de barramento paralelo/serial, e o circuito DAA é colocado próximo à interface da linha telefônica.
2. Colocação de componentes
2.1 No diagrama esquemático do circuito do sistema:
a) Dividir os circuitos digitais, analógicos, DAA e seus circuitos relacionados;
b) Dividir componentes digitais, analógicos, mistos digitais/analógicos em cada circuito;
c) Preste atenção ao posicionamento da fonte de alimentação e dos pinos de sinal de cada chip IC.
2.2 Divida preliminarmente a área de fiação dos circuitos digitais, analógicos e DAA na PCB (proporção geral 2/1/1), e mantenha os componentes digitais e analógicos e sua fiação correspondente o mais longe possível e limite-os aos seus respectivos áreas de fiação.
Nota: Quando o circuito DAA ocupa uma grande proporção, haverá mais traços de sinal de controle/status passando por sua área de fiação, que pode ser ajustado de acordo com os regulamentos locais, como espaçamento de componentes, supressão de alta tensão, limite de corrente, etc.
2.3 Após a divisão preliminar ser concluída, comece a colocar os componentes do Conector e do Jack:
a) A posição do plug-in é reservada ao redor do Conector e Jack;
b) Deixe espaço para fiação de alimentação e aterramento ao redor dos componentes;
c) Reserve a posição do plug-in correspondente ao redor do Socket.
2.4 Componentes híbridos em primeiro lugar (como dispositivos de modem, chips de conversão A/D, D/A, etc.):
a) Determine a direção de posicionamento dos componentes e tente fazer com que os pinos do sinal digital e do sinal analógico fiquem voltados para suas respectivas áreas de fiação;
b) Coloque os componentes na junção das áreas de roteamento de sinais digitais e analógicos.
2.5 Coloque todos os dispositivos analógicos:
a) Colocar componentes de circuitos analógicos, incluindo circuitos DAA;
b) Dispositivos analógicos são colocados próximos uns dos outros e colocados na lateral da PCB que inclui traços de sinal TXA1, TXA2, RIN, VC e VREF;
c) Evite colocar componentes de alto ruído ao redor dos traços de sinal TXA1, TXA2, RIN, VC e VREF;
d) Para módulos DTE seriais, DTE EIA/TIA-232-E
O receptor/driver dos sinais de interface em série deve estar o mais próximo possível do Conector e longe do roteamento do sinal de clock de alta frequência para reduzir/evitar a adição de dispositivos de supressão de ruído em cada linha, como bobinas de estrangulamento e capacitores.
2.6 Posicione componentes digitais e desacople capacitores:
a) Os componentes digitais são colocados juntos para reduzir o comprimento da fiação;
b) Coloque um capacitor de desacoplamento de 0,1uF entre a fonte de alimentação e o terra do IC e mantenha os fios de conexão o mais curtos possível para reduzir EMI;
c) Para módulos de barramento paralelo, os componentes estão próximos uns dos outros
O conector é colocado na borda para cumprir o padrão de interface de barramento de aplicação, como o comprimento da linha de barramento ISA é limitado a 2,5 pol.;
d) Para módulos DTE seriais, o circuito de interface fica próximo ao Conector;
e) O circuito do oscilador de cristal deve estar o mais próximo possível do seu dispositivo de acionamento.
2.7 Os fios terra de cada área são geralmente conectados em um ou mais pontos com resistores ou esferas de 0 Ohm.
3. Roteamento de sinal
3.1 No roteamento do sinal do modem, as linhas de sinal propensas a ruídos e as linhas de sinal suscetíveis a interferências devem ser mantidas o mais distantes possível. Se for inevitável, use uma linha de sinal neutra para isolar.
3.2 A fiação do sinal digital deve ser colocada na área de fiação do sinal digital tanto quanto possível;
A fiação do sinal analógico deve ser colocada na área da fiação do sinal analógico, tanto quanto possível;
(Os rastreamentos de isolamento podem ser pré-colocados no limite para evitar que os rastreamentos saiam da área de roteamento)
Os traços de sinal digital e os traços de sinal analógico são perpendiculares para reduzir o acoplamento cruzado.
3.3 Use traços isolados (geralmente aterrados) para confinar os traços de sinais analógicos à área de roteamento de sinais analógicos.
a) Os traços de aterramento isolados na área analógica estão dispostos em ambos os lados da placa PCB ao redor da área de fiação do sinal analógico, com uma largura de linha de 50-100mil;
b) Os traços de aterramento isolados na área digital são roteados ao redor da área de fiação do sinal digital em ambos os lados da placa PCB, com uma largura de linha de 50-100mil, e a largura de um lado da placa PCB deve ser de 200mil.
3.4 Largura da linha de sinal da interface de barramento paralelo> 10mil (geralmente 12-15mil), como /HCS, /HRD, /HWT, /RESET.
3.5 A largura da linha dos traços de sinal analógico é> 10mil (geralmente 12-15mil), como MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT.
3.6 Todos os outros traços de sinal devem ser tão largos quanto possível, a largura da linha deve ser >5mil (10mil em geral) e os traços entre os componentes devem ser tão curtos quanto possível (pré-consideração deve ser considerada ao colocar os dispositivos).
3.7 A largura da linha do capacitor de bypass para o IC correspondente deve ser> 25mil, e o uso de vias deve ser evitado tanto quanto possível.3.8 As linhas de sinal que passam por diferentes áreas (como sinais típicos de controle/status de baixa velocidade) devem passe por fios terra isolados em um ponto (preferencial) ou em dois pontos. Se o traço estiver apenas de um lado, o traço de aterramento isolado pode ir para o outro lado da PCB para pular o traço do sinal e mantê-lo contínuo.
3.9 Evite usar cantos de 90 graus para roteamento de sinal de alta frequência e use arcos suaves ou cantos de 45 graus.
3.10 O roteamento de sinais de alta frequência deve reduzir o uso de conexões via.
3.11 Mantenha todos os traços de sinal longe do circuito oscilador de cristal.
3.12 Para roteamento de sinais de alta frequência, um único roteamento contínuo deve ser usado para evitar a situação em que várias seções de roteamento se estendem de um ponto.
3.13 No circuito DAA, deixe um espaço de pelo menos 60mil ao redor da perfuração (todas as camadas).
4. Fonte de alimentação
4.1 Determine a relação de conexão de energia.
4.2 Na área de fiação do sinal digital, use um capacitor eletrolítico de 10uF ou um capacitor de tântalo em paralelo com um capacitor cerâmico de 0,1uF e depois conecte-o entre a fonte de alimentação e o terra. Coloque um na extremidade da entrada de energia e na extremidade mais distante da placa PCB para evitar picos de energia causados por interferência de ruído.
4.3 Para placas dupla-face, na mesma camada do circuito consumidor de energia, cerque o circuito com traços de energia com largura de linha de 200mil em ambos os lados. (O outro lado deve ser processado da mesma forma que o aterramento digital)
4.4 Geralmente, os traços de energia são apresentados primeiro e, em seguida, os traços de sinal são dispostos.
5. terreno
5.1 Na placa dupla face, as áreas não utilizadas ao redor e abaixo dos componentes digitais e analógicos (exceto DAA) são preenchidas com áreas digitais ou analógicas, e as mesmas áreas de cada camada são conectadas entre si, e as mesmas áreas de diferentes camadas são conectado através de múltiplas vias: O pino DGND do modem é conectado à área de aterramento digital e o pino AGND é conectado à área de aterramento analógica; a área de aterramento digital e a área de aterramento analógica são separadas por uma lacuna reta.
5.2 Na placa de quatro camadas, use as áreas de aterramento digital e analógico para cobrir componentes digitais e analógicos (exceto DAA); o pino DGND do modem está conectado à área de aterramento digital e o pino AGND está conectado à área de aterramento analógica; a área de aterramento digital e a área de aterramento analógica são usadas separadas por uma lacuna reta.
5.3 Se um filtro EMI for necessário no projeto, um determinado espaço deverá ser reservado no soquete da interface. A maioria dos dispositivos EMI (esferas/capacitores) podem ser colocados nesta área; conectado a ele.
5.4 A fonte de alimentação de cada módulo funcional deve ser separada. Os módulos funcionais podem ser divididos em: interface de barramento paralelo, display, circuito digital (SRAM, EPROM, Modem) e DAA, etc. A alimentação/terra de cada módulo funcional só pode ser conectada na fonte de alimentação/terra.
5.5 Para módulos DTE seriais, use capacitores de desacoplamento para reduzir o acoplamento de energia e faça o mesmo para linhas telefônicas.
5.6 O fio terra é conectado através de um ponto, se possível utilize Bead; se for necessário suprimir EMI, permita que o fio terra seja conectado em outros locais.
5.7 Todos os fios terra devem ser tão largos quanto possível, 25-50mil.
5.8 Os traços do capacitor entre todas as fontes de alimentação/aterramento do IC devem ser tão curtos quanto possível e nenhum orifício deve ser usado.
6. Circuito oscilador de cristal
6.1 Todos os traços conectados aos terminais de entrada/saída do oscilador de cristal (como XTLI, XTLO) devem ser o mais curtos possível para reduzir a influência da interferência de ruído e da capacitância distribuída no cristal. O traço XTLO deve ser o mais curto possível e o ângulo de curvatura não deve ser inferior a 45 graus. (Porque o XTLO está conectado a um driver com tempo de subida rápido e alta corrente)
6.2 Não há camada de aterramento na placa dupla-face, e o fio terra do capacitor do oscilador de cristal deve ser conectado ao dispositivo com um fio curto o mais largo possível
O pino DGND mais próximo do oscilador de cristal e minimiza o número de vias.
6.3 Se possível, aterre a caixa do cristal.
6.4 Conecte um resistor de 100 Ohm entre o pino XTLO e o nó cristal/capacitor.
6.5 O terra do capacitor do oscilador de cristal está conectado diretamente ao pino GND do Modem. Não utilize a área de aterramento ou traços de aterramento para conectar o capacitor ao pino GND do Modem.
7. Design de modem independente usando interface EIA/TIA-232
7.1 Use uma caixa de metal. Se for necessário um invólucro de plástico, uma folha de metal deve ser colada no interior ou um material condutor deve ser pulverizado para reduzir a EMI.
7.2 Coloque bobinas do mesmo padrão em cada cabo de alimentação.
7.3 Os componentes são colocados juntos e próximos ao Conector da interface EIA/TIA-232.
7.4 Todos os dispositivos EIA/TIA-232 são conectados individualmente à alimentação/aterramento da fonte de alimentação. A fonte de energia/aterramento deve ser o terminal de entrada de energia na placa ou o terminal de saída do chip regulador de tensão.
7.5 Aterramento do sinal do cabo EIA/TIA-232 ao aterramento digital.
7.6 Nos casos a seguir, a blindagem do cabo EIA/TIA-232 não precisa ser conectada ao invólucro do Modem; conexão vazia; conectado ao terra digital através de um cordão; o cabo EIA/TIA-232 é conectado diretamente ao aterramento digital quando um anel magnético é colocado próximo ao invólucro do modem.
8. A fiação dos capacitores do circuito VC e VREF deve ser a mais curta possível e localizada na área neutra.
8.1 Conecte o terminal positivo do capacitor eletrolítico 10uF VC e do capacitor 0,1uF VC ao pino VC (PIN24) do Modem através de um fio separado.
8.2 Conecte o terminal negativo do capacitor eletrolítico 10uF VC e do capacitor 0,1uF VC ao pino AGND (PIN34) do Modem através de um Bead e use um fio independente.
8.3 Conecte o terminal positivo do capacitor eletrolítico VREF de 10uF e do capacitor VC de 0,1uF ao pino VREF (PIN25) do Modem através de um fio separado.
8.4 Conecte o terminal negativo do capacitor eletrolítico VREF de 10uF e do capacitor VC de 0,1uF ao pino VC (PIN24) do Modem através de um traço independente; observe que ele é independente do rastreamento 8.1.
VREF ——+——–+
┿ 10u ┿ 0,1u
VC ——+——–+
┿ 10u ┿ 0,1u
+——–+—–~~~~~—+ AGND
A conta usada deve atender:
Impedância = 70W a 100MHz;;
corrente nominal = 200mA;;
Resistência máxima = 0,5W.
9. Interface de telefone e monofone
9.1 Coloque o Choke na interface entre a Ponta e o Anel.
9.2 O método de desacoplamento da linha telefônica é semelhante ao da fonte de alimentação, usando métodos como adição de combinação de indutância, indutor e capacitor. Porém, o desacoplamento da linha telefônica é mais difícil e digno de nota do que o desacoplamento da fonte de alimentação. A prática geral é reservar as posições desses dispositivos para ajuste durante a certificação de teste de desempenho/EMI.
Horário da postagem: 11 de maio de 2023