PCB (placa de circuito impresso), o nome chinês é placa de circuito impresso, também conhecida como placa de circuito impresso, é um importante componente eletrônico, um suporte para componentes eletrônicos e um transportador para conexões elétricas de componentes eletrônicos. Por ser feita por impressão eletrônica, é chamada de placa de circuito “impresso”.
1. Como escolher a placa PCB?
A escolha da placa PCB deve encontrar um equilíbrio entre atender aos requisitos de projeto, produção em massa e custo. Os requisitos de projeto contêm componentes elétricos e mecânicos. Normalmente, esta questão material é mais importante ao projetar placas PCB de altíssima velocidade (frequência maior que GHz).
Por exemplo, o material FR-4 comumente usado hoje pode não ser adequado porque a perda dielétrica em uma frequência de vários GHz terá um grande impacto na atenuação do sinal. No que diz respeito à eletricidade, é necessário atentar para se a constante dielétrica (constante dielétrica) e a perda dielétrica são adequadas para a frequência projetada.
2. Como evitar interferência de alta frequência?
A ideia básica para evitar interferências de alta frequência é minimizar a interferência de campos eletromagnéticos de sinais de alta frequência, que é o chamado crosstalk (Crosstalk). Você pode aumentar a distância entre o sinal de alta velocidade e o sinal analógico ou adicionar traços de proteção/shunt de aterramento próximos ao sinal analógico. Preste atenção também à interferência de ruído do aterramento digital no aterramento analógico.
3. No projeto de alta velocidade, como resolver o problema de integridade do sinal?
A integridade do sinal é basicamente uma questão de correspondência de impedância. Os fatores que afetam o casamento de impedância incluem a estrutura e a impedância de saída da fonte do sinal, a impedância característica do traço, as características da extremidade da carga e a topologia do traço. A solução é confiar na terminação e ajustar a topologia da fiação.
4. Como é implementado o método de distribuição diferencial?
Há dois pontos a serem observados na fiação do par diferencial. Uma é que o comprimento das duas linhas deve ser o maior possível. Existem duas maneiras paralelas, uma é que as duas linhas correm na mesma camada de fiação (lado a lado) e a outra é que as duas linhas correm nas camadas adjacentes superior e inferior (acima-abaixo). Geralmente, o primeiro lado a lado (lado a lado, lado a lado) é usado de várias maneiras.
5. Para uma linha de sinal de clock com apenas um terminal de saída, como implementar a fiação diferencial?
Para usar fiação diferencial, é significativo apenas que a fonte e o receptor do sinal sejam ambos sinais diferenciais. Portanto não é possível usar fiação diferencial para um sinal de clock com apenas uma saída.
6. Um resistor correspondente pode ser adicionado entre os pares de linhas diferenciais na extremidade receptora?
A resistência correspondente entre os pares de linhas diferenciais na extremidade receptora é geralmente adicionada e seu valor deve ser igual ao valor da impedância diferencial. Desta forma a qualidade do sinal será melhor.
7. Por que a fiação dos pares diferenciais deve ser próxima e paralela?
O roteamento de pares diferenciais deve ser adequadamente próximo e paralelo. A chamada proximidade adequada ocorre porque a distância afetará o valor da impedância diferencial, que é um parâmetro importante para projetar um par diferencial. A necessidade de paralelismo também se deve à necessidade de manter a consistência da impedância diferencial. Se as duas linhas estiverem distantes ou próximas, a impedância diferencial será inconsistente, o que afetará a integridade do sinal (integridade do sinal) e o atraso de tempo (atraso de tempo).
8. Como lidar com alguns conflitos teóricos na fiação real
Basicamente, é correto separar o aterramento analógico/digital. Deve-se notar que os traços do sinal não devem cruzar o local dividido (fosso) tanto quanto possível, e o caminho da corrente de retorno (caminho da corrente de retorno) da fonte de alimentação e do sinal não deve se tornar muito grande.
O oscilador de cristal é um circuito analógico de oscilação de feedback positivo. Para ter um sinal de oscilação estável, ele deve atender às especificações de ganho e fase do loop. No entanto, a especificação de oscilação deste sinal analógico é facilmente perturbada e mesmo a adição de traços de proteção de solo pode não ser capaz de isolar completamente a interferência. E se estiver muito longe, o ruído no plano de terra também afetará o circuito de oscilação de feedback positivo. Portanto, a distância entre o oscilador de cristal e o chip deve ser a mais próxima possível.
Na verdade, existem muitos conflitos entre o roteamento de alta velocidade e os requisitos de EMI. Mas o princípio básico é que os resistores e capacitores ou esferas de ferrite adicionados devido à EMI não podem fazer com que algumas características elétricas do sinal não atendam às especificações. Portanto, é melhor usar técnicas de organização de fiação e empilhamento de PCB para resolver ou reduzir problemas de EMI, como rotear sinais de alta velocidade para a camada interna. Finalmente, use um capacitor resistor ou um cordão de ferrite para reduzir os danos ao sinal.
9. Como resolver a contradição entre a fiação manual e a fiação automática de sinais de alta velocidade?
A maioria dos roteadores automáticos do software de roteamento mais forte agora definiu restrições para controlar o método de roteamento e o número de vias. Os itens de configuração das capacidades do motor de enrolamento e das condições de restrição de várias empresas da EDA às vezes diferem bastante.
Por exemplo, existem restrições suficientes para controlar a forma como a serpentina serpenteia, o espaçamento dos pares diferenciais pode ser controlado e assim por diante. Isso afetará se o método de roteamento obtido pelo roteamento automático pode atender à ideia do projetista.
Além disso, a dificuldade de ajuste manual da fiação também tem relação absoluta com a capacidade do motor de enrolamento. Por exemplo, a capacidade de empurrar traços, a capacidade de empurrar vias e até mesmo a capacidade de empurrar traços para cobre, etc. Portanto, escolher um roteador com forte capacidade de motor de enrolamento é a solução.
10. Sobre cupons de teste.
O cupom de teste é usado para medir se a impedância característica do PCB produzido atende aos requisitos de projeto com TDR (Reflectômetro no Domínio do Tempo). Geralmente, a impedância a ser controlada possui dois casos: uma linha única e um par diferencial. Portanto, a largura e o espaçamento entre linhas (quando houver pares diferenciais) no cupom de teste devem ser iguais às linhas a serem controladas.
O mais importante é a posição do ponto de referência durante a medição. Para reduzir o valor da indutância do fio terra (fio terra), o local onde a ponta de prova do TDR (ponta de prova) é aterrada costuma ser muito próximo do local onde o sinal é medido (ponta da ponta de prova). Portanto, a distância e o método entre o ponto onde o sinal é medido no cupom de teste e o ponto de aterramento correspondem à sonda usada
11. No projeto de PCB de alta velocidade, a área vazia da camada de sinal pode ser coberta com cobre, mas como o cobre de múltiplas camadas de sinal deve ser distribuído no aterramento e na fonte de alimentação?
Geralmente, a maior parte do cobre na área cega é aterrada. Basta prestar atenção na distância entre o cobre e a linha de sinal ao depositar o cobre próximo à linha de sinal de alta velocidade, pois o cobre depositado reduzirá um pouco a impedância característica do traço. Tenha também cuidado para não afetar a impedância característica de outras camadas, como na estrutura de uma linha de tira dupla.
12. É possível usar o modelo de linha microfita para calcular a impedância característica da linha de sinal acima do plano de potência? O sinal entre a potência e o plano de terra pode ser calculado usando o modelo stripline?
Sim, tanto o plano de potência como o plano de terra devem ser considerados como planos de referência no cálculo da impedância característica. Por exemplo, uma placa de quatro camadas: camada superior-camada de energia-camada de solo-camada inferior. Neste momento, o modelo da impedância característica do traço da camada superior é o modelo de linha de microfita com o plano de potência como plano de referência.
13. Em geral, a geração automática de pontos de teste por software em placas impressas de alta densidade pode atender aos requisitos de teste da produção em massa?
Se os pontos de teste gerados automaticamente pelo software geral atendem aos requisitos de teste depende se as especificações para adicionar pontos de teste atendem aos requisitos do equipamento de teste. Além disso, se a fiação for muito densa e a especificação para adicionar pontos de teste for relativamente rigorosa, pode não ser possível adicionar automaticamente pontos de teste a cada segmento da linha. Claro, é necessário preencher manualmente os locais a serem testados.
14. A adição de pontos de teste afetará a qualidade dos sinais de alta velocidade?
Quanto a afetar a qualidade do sinal, depende da forma como os pontos de teste são adicionados e da velocidade do sinal. Basicamente, pontos de teste adicionais (sem usar a via existente ou o pino DIP como pontos de teste) podem ser adicionados à linha ou retirados da linha. O primeiro equivale a adicionar um pequeno capacitor online, enquanto o último é um ramal extra.
Essas duas situações afetarão mais ou menos o sinal de alta velocidade, e o grau de influência está relacionado à velocidade de frequência do sinal e à taxa de borda do sinal (taxa de borda). O tamanho do impacto pode ser conhecido através de simulação. Em princípio, quanto menor for o ponto de teste, melhor (é claro, também deve atender aos requisitos do equipamento de teste). Quanto mais curto o galho, melhor.
15. Várias PCBs formam um sistema, como devem ser conectados os fios terra entre as placas?
Quando o sinal ou energia entre as várias placas PCB está conectado entre si, por exemplo, a placa A tem energia ou sinais enviados para a placa B, deve haver uma quantidade igual de corrente fluindo da camada de aterramento de volta para a placa A (isso é Lei atual de Kirchoff).
A corrente nesta formação encontrará o local de menor resistência para retornar. Portanto, o número de pinos atribuídos ao plano de terra não deve ser muito pequeno em cada interface, seja uma fonte de alimentação ou um sinal, de forma a reduzir a impedância, o que pode reduzir o ruído no plano de terra.
Além disso, também é possível analisar todo o circuito de corrente, principalmente a parte com grande corrente, e ajustar o método de conexão da formação ou fio terra para controlar o fluxo de corrente (por exemplo, criar uma baixa impedância em algum lugar, de modo que a maior parte da corrente flui destes locais), reduz o impacto em outros sinais mais sensíveis.
16. Você pode apresentar alguns livros técnicos estrangeiros e dados sobre design de PCB de alta velocidade?
Agora, circuitos digitais de alta velocidade são usados em áreas relacionadas, como redes de comunicação e calculadoras. Em termos de redes de comunicação, a frequência operacional da placa PCB atingiu GHz e o número de camadas empilhadas chega a 40 camadas, pelo que eu sei.
As aplicações relacionadas à calculadora também se devem ao avanço dos chips. Quer se trate de um PC geral ou de um servidor (Servidor), a frequência máxima de operação na placa também atingiu 400 MHz (como Rambus).
Em resposta aos requisitos de roteamento de alta velocidade e alta densidade, a demanda por vias cegas/enterradas, microvias e tecnologia de processo de construção está aumentando gradualmente. Esses requisitos de projeto estão disponíveis para produção em massa pelos fabricantes.
17. Duas fórmulas de impedância característica frequentemente referenciadas:
Linha de microfita (microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] onde W é a largura da linha, T é a espessura do cobre do traço e H é A distância do traço ao plano de referência, Er, é a constante dielétrica do material PCB (constante dielétrica). Esta fórmula só pode ser aplicada quando 0,1≤(W/H)≤2,0 e 1≤(Er)≤15.
Stripline (stripline) Z=[60/sqrt(Er)]ln{4H/[0,67π(T+0,8W)]} onde, H é a distância entre os dois planos de referência, e o traço está localizado no meio de os dois planos de referência. Esta fórmula só pode ser aplicada quando W/H≤0,35 e T/H≤0,25.
18. Um fio terra pode ser adicionado no meio da linha de sinal diferencial?
Geralmente, o fio terra não pode ser adicionado no meio do sinal diferencial. Porque o ponto mais importante do princípio de aplicação dos sinais diferenciais é aproveitar os benefícios trazidos pelo acoplamento mútuo (acoplamento) entre sinais diferenciais, como cancelamento de fluxo, imunidade a ruído, etc. o efeito de acoplamento será destruído.
19. O projeto de placa rígida-flexível requer software e especificações de projeto especiais?
O circuito impresso flexível (FPC) pode ser projetado com software geral de design de PCB. Utilize também o formato Gerber para produzir para fabricantes de FPC.
20. Qual é o princípio para selecionar corretamente o ponto de aterramento da PCB e do gabinete?
O princípio de seleção do ponto de aterramento da PCB e do invólucro é usar o aterramento do chassi para fornecer um caminho de baixa impedância para a corrente de retorno (corrente de retorno) e controlar o caminho da corrente de retorno. Por exemplo, geralmente próximo ao dispositivo de alta frequência ou ao gerador de relógio, a camada de aterramento da PCB pode ser conectada ao aterramento do chassi fixando parafusos para minimizar a área de todo o circuito de corrente, reduzindo assim a radiação eletromagnética.
21. Com quais aspectos devemos começar para DEBUG da placa de circuito?
No que diz respeito aos circuitos digitais, primeiro determine três coisas em sequência:
1. Verifique se todos os valores de fornecimento estão dimensionados para o projeto. Alguns sistemas com múltiplas fontes de alimentação podem exigir determinadas especificações para a ordem e velocidade de determinadas fontes de alimentação.
2. Verifique se todas as frequências do sinal de clock estão funcionando corretamente e se não há problemas não monotônicos nas bordas do sinal.
3. Confirme se o sinal de reinicialização atende aos requisitos da especificação. Se tudo estiver normal, o chip deverá enviar o sinal do primeiro ciclo (ciclo). Em seguida, depure de acordo com o princípio de operação do sistema e o protocolo de barramento.
22. Quando o tamanho da placa de circuito é fixo, se mais funções precisarem ser acomodadas no projeto, muitas vezes é necessário aumentar a densidade de traços do PCB, mas isso pode levar a uma maior interferência mútua dos traços, e em ao mesmo tempo, os traços são muito finos para aumentar a impedância. Não pode ser reduzido, por favor, os especialistas apresentam as habilidades em design de PCB de alta velocidade (≥100 MHz) de alta densidade?
Ao projetar PCBs de alta velocidade e alta densidade, a interferência de diafonia deve receber atenção especial porque tem um grande impacto no tempo e na integridade do sinal.
Aqui estão algumas coisas para prestar atenção:
Controle a continuidade e a correspondência da impedância característica do traço.
O tamanho do espaçamento do traço. Geralmente, o espaçamento frequentemente visto é o dobro da largura da linha. O impacto do espaçamento entre traços no tempo e na integridade do sinal pode ser conhecido por meio de simulação, e o espaçamento mínimo tolerável pode ser encontrado. Os resultados podem variar de chip para chip.
Escolha o método de rescisão apropriado.
Evite a mesma direção dos traços nas camadas adjacentes superiores e inferiores, ou mesmo sobreponha os traços superiores e inferiores, pois esse tipo de diafonia é maior que o dos traços adjacentes na mesma camada.
Use vias cegas/enterradas para aumentar a área de rastreamento. Mas o custo de fabricação da placa PCB aumentará. Na verdade, é difícil conseguir paralelismo completo e comprimento igual na implementação real, mas ainda é necessário fazê-lo tanto quanto possível.
Além disso, a terminação diferencial e a terminação de modo comum podem ser reservadas para mitigar o impacto na temporização e na integridade do sinal.
23. O filtro na fonte de alimentação analógica geralmente é um circuito LC. Mas por que às vezes o LC filtra de forma menos eficaz do que o RC?
A comparação dos efeitos dos filtros LC e RC deve considerar se a banda de frequência a ser filtrada e a seleção do valor de indutância são adequadas. Porque a reatância indutiva (reatância) do indutor está relacionada ao valor e à frequência da indutância.
Se a frequência de ruído da fonte de alimentação for baixa e o valor da indutância não for grande o suficiente, o efeito de filtragem pode não ser tão bom quanto o RC. No entanto, o preço a pagar pelo uso da filtragem RC é que o próprio resistor dissipa energia, é menos eficiente e presta atenção em quanta energia o resistor selecionado pode suportar.
24. Qual é o método de seleção do valor de indutância e capacitância durante a filtragem?
Além da frequência do ruído que se deseja filtrar, a seleção do valor da indutância também considera a capacidade de resposta da corrente instantânea. Se o terminal de saída do LC tiver a oportunidade de emitir uma grande corrente instantaneamente, um valor de indutância muito grande prejudicará a velocidade da grande corrente que flui através do indutor e aumentará o ruído de ondulação. O valor da capacitância está relacionado ao tamanho do valor de especificação do ruído de ondulação que pode ser tolerado.
Quanto menor for o requisito do valor do ruído de ondulação, maior será o valor do capacitor. O ESR/ESL do capacitor também terá um impacto. Além disso, se o LC for colocado na saída de uma potência de regulação de comutação, também é necessário prestar atenção à influência do pólo/zero gerado pelo LC na estabilidade da malha de controle de realimentação negativa. .
25. Como atender ao máximo os requisitos de EMC sem causar muita pressão de custos?
O aumento do custo devido à EMC no PCB é geralmente devido ao aumento no número de camadas de aterramento para aumentar o efeito de blindagem e à adição de cordão de ferrite, estrangulador e outros dispositivos de supressão de harmônicos de alta frequência. Além disso, geralmente é necessário cooperar com estruturas de blindagem em outros mecanismos para fazer com que todo o sistema atenda aos requisitos de EMC. A seguir estão apenas algumas dicas de design de placa PCB para reduzir o efeito da radiação eletromagnética gerada pelo circuito.
Escolha um dispositivo com uma taxa de variação mais lenta, tanto quanto possível, para reduzir os componentes de alta frequência gerados pelo sinal.
Preste atenção ao posicionamento dos componentes de alta frequência, não muito próximo dos conectores externos.
Preste atenção à correspondência de impedância dos sinais de alta velocidade, à camada de fiação e ao seu caminho de corrente de retorno (caminho de corrente de retorno) para reduzir a reflexão e a radiação de alta frequência.
Coloque capacitores de desacoplamento suficientes e apropriados nos pinos de alimentação de cada dispositivo para moderar o ruído nos planos de alimentação e de aterramento. Preste atenção especial se a resposta de frequência e as características de temperatura do capacitor atendem aos requisitos do projeto.
O aterramento próximo ao conector externo pode ser devidamente separado da formação, e o aterramento do conector deve ser conectado ao aterramento do chassi próximo.
Use adequadamente rastreamentos de proteção/shunt de solo próximos a alguns sinais particularmente de alta velocidade. Mas preste atenção ao efeito dos traços de guarda/shunt na impedância característica do traço.
A camada de potência está 20H para dentro da formação, e H é a distância entre a camada de potência e a formação.
26. Quando há vários blocos funcionais digitais/analógicos em uma placa PCB, a prática comum é separar o aterramento digital/analógico. Qual é o motivo?
A razão para separar o aterramento digital/analógico é porque o circuito digital irá gerar ruído na fonte de alimentação e no aterramento ao alternar entre potenciais altos e baixos. A magnitude do ruído está relacionada à velocidade do sinal e à magnitude da corrente. Se o plano de terra não estiver dividido e o ruído gerado pelo circuito na área digital for grande e o circuito na área analógica estiver muito próximo, mesmo que os sinais digitais e analógicos não se cruzem, o sinal analógico ainda sofrerá interferência pelo ruído de solo. Ou seja, o método de não dividir os aterramentos digital e analógico só pode ser utilizado quando a área do circuito analógico estiver distante da área do circuito digital que gera grande ruído.
27. Outra abordagem é garantir que o layout separado digital/analógico e as linhas de sinal digital/analógico não se cruzem, que toda a placa PCB não seja dividida e que o aterramento digital/analógico esteja conectado a este plano de aterramento. Qual é o objetivo?
O requisito de que os traços do sinal digital-analógico não possam cruzar é porque o caminho da corrente de retorno (caminho da corrente de retorno) do sinal digital ligeiramente mais rápido tentará fluir de volta para a fonte do sinal digital ao longo do solo próximo à parte inferior do traço. cruz, o ruído gerado pela corrente de retorno aparecerá na área do circuito analógico.
28. Como considerar o problema de correspondência de impedância ao projetar o diagrama esquemático do projeto de PCB de alta velocidade?
Ao projetar circuitos PCB de alta velocidade, a correspondência de impedância é um dos elementos do projeto. O valor da impedância tem uma relação absoluta com o método de roteamento, como caminhar na camada superficial (microstrip) ou camada interna (stripline/duplo stripline), a distância da camada de referência (camada de potência ou camada de aterramento), largura do traço, PCB material, etc. Ambos afetarão o valor da impedância característica do traço.
Ou seja, o valor da impedância só pode ser determinado após a fiação. O software de simulação geral não será capaz de considerar algumas condições de fiação com impedância descontínua devido à limitação do modelo de linha ou do algoritmo matemático utilizado. Neste momento, apenas alguns terminadores (terminações), como resistores em série, podem ser reservados no diagrama esquemático. para mitigar o efeito de descontinuidades de impedância de traço. A verdadeira solução fundamental para o problema é tentar evitar a descontinuidade da impedância durante a fiação.
29. Onde posso fornecer uma biblioteca de modelos IBIS mais precisa?
A precisão do modelo IBIS afeta diretamente os resultados da simulação. Basicamente, o IBIS pode ser considerado como os dados de característica elétrica do circuito equivalente do buffer de E/S do chip real, que geralmente pode ser obtido pela conversão do modelo SPICE, e os dados do SPICE têm uma relação absoluta com a fabricação do chip, então o mesmo dispositivo é fornecido por diferentes fabricantes de chips. Os dados no SPICE são diferentes e os dados no modelo IBIS convertido também serão diferentes.
Ou seja, se forem utilizados dispositivos do fabricante A, somente eles terão a capacidade de fornecer dados de modelo precisos de seus dispositivos, pois ninguém sabe melhor do que eles de que processo seus dispositivos são feitos. Se o IBIS fornecido pelo fabricante for impreciso, a única solução é pedir continuamente ao fabricante que o melhore.
30. Ao projetar PCBs de alta velocidade, sob quais aspectos os projetistas devem considerar as regras de EMC e EMI?
Em geral, o projeto de EMI/EMC precisa considerar aspectos irradiados e conduzidos. O primeiro pertence à parte de frequência mais alta (≥30MHz) e o último pertence à parte de frequência mais baixa (≤30MHz).
Portanto, você não pode simplesmente prestar atenção nas altas frequências e ignorar a parte das baixas frequências. Um bom projeto EMI/EMC deve levar em consideração a posição do dispositivo, a disposição da pilha de PCB, a forma de conexões importantes, a seleção do dispositivo, etc. Se não houver um acordo melhor com antecedência, o problema pode ser resolvido depois. Obterá o dobro do resultado com metade do esforço e aumentará o custo.
Por exemplo, a posição do gerador de clock não deve estar o mais próximo possível do conector externo, o sinal de alta velocidade deve ir para a camada interna o máximo possível e prestar atenção à continuidade do casamento de impedância característica e ao camada de referência para reduzir a reflexão, e a inclinação (taxa de variação) do sinal empurrado pelo dispositivo deve ser a menor possível para reduzir o alto. Ao selecionar um capacitor de desacoplamento/desvio, preste atenção se sua resposta de frequência atende aos requisitos para reduzir ruído do plano de potência.
Além disso, preste atenção ao caminho de retorno da corrente do sinal de alta frequência para tornar a área do loop a menor possível (ou seja, a impedância do loop é a menor possível) para reduzir a radiação. Também é possível controlar a faixa de ruído de alta frequência dividindo a formação. Por fim, selecione corretamente o ponto de aterramento da placa de circuito impresso e do gabinete (aterramento do chassi).
31. Como escolher ferramentas EDA?
No software de design de placas de circuito impresso atual, a análise térmica não é um ponto forte, por isso não é recomendado usá-la. Para outras funções 1.3.4, você pode escolher PADS ou Cadence, e a relação desempenho e preço é boa. Iniciantes no projeto de PLD podem usar o ambiente integrado fornecido pelos fabricantes de chips PLD, e ferramentas de ponto único podem ser usadas ao projetar mais de um milhão de portas.
32. Por favor, recomende um software EDA adequado para processamento e transmissão de sinais em alta velocidade.
Para projetos de circuitos convencionais, os PADS da INNOVEDA são muito bons e existem softwares de simulação correspondentes, e esse tipo de projeto geralmente é responsável por 70% das aplicações. Para projeto de circuitos de alta velocidade, circuitos mistos analógicos e digitais, a solução Cadence deve ser um software com melhor desempenho e preço. Claro, o desempenho do Mentor ainda é muito bom, especialmente o gerenciamento do processo de design deve ser o melhor.
33. Explicação do significado de cada camada da placa PCB
Topoverlay —- o nome do dispositivo de nível superior, também chamado de serigrafia superior ou legenda do componente superior, como R1 C5,
IC10.bottomoverlay–similarmente multicamadas—–Se você projetar uma placa de 4 camadas, você coloca um pad livre ou via, define-o como multilay, então seu pad aparecerá automaticamente nas 4 camadas, se você apenas defini-lo como camada superior, então seu bloco aparecerá apenas na camada superior.
34. A quais aspectos devemos prestar atenção no projeto, roteamento e layout de PCBs de alta frequência acima de 2G?
PCBs de alta frequência acima de 2G pertencem ao projeto de circuitos de radiofrequência e não estão dentro do escopo de discussão do projeto de circuito digital de alta velocidade. O layout e o roteamento do circuito de RF devem ser considerados juntamente com o diagrama esquemático, pois o layout e o roteamento causarão efeitos de distribuição.
Além disso, alguns dispositivos passivos no projeto de circuitos de RF são realizados através de definição paramétrica e folha de cobre de formato especial. Portanto, as ferramentas EDA são necessárias para fornecer dispositivos paramétricos e editar folhas de cobre com formato especial.
A estação de controle do Mentor possui um módulo de design de RF dedicado que atende a esses requisitos. Além disso, o projeto geral de radiofrequência requer ferramentas especiais de análise de circuitos de radiofrequência, o mais famoso do setor é o eesoft da Agilent, que possui uma boa interface com as ferramentas do Mentor.
35. Para projetos de PCB de alta frequência acima de 2G, quais regras o projeto de microfita deve seguir?
Para o projeto de linhas de microfita de RF, é necessário utilizar ferramentas de análise de campo 3D para extrair os parâmetros da linha de transmissão. Todas as regras devem ser especificadas nesta ferramenta de extração de campo.
36. Para uma PCB com todos os sinais digitais, há uma fonte de clock de 80 MHz na placa. Além de usar malha de arame (aterramento), que tipo de circuito deve ser usado para proteção, a fim de garantir capacidade de acionamento suficiente?
Para garantir a capacidade de acionamento do relógio, ele não deve ser realizado por meio de proteção. Geralmente, o relógio é usado para acionar o chip. A preocupação geral sobre a capacidade do clock é causada por múltiplas cargas de clock. Um chip driver de clock é usado para converter um sinal de clock em vários, e uma conexão ponto a ponto é adotada. Ao selecionar o chip do driver, além de garantir que ele corresponda basicamente à carga e que a borda do sinal atenda aos requisitos (geralmente, o clock é um sinal efetivo de borda), ao calcular o tempo do sistema, o atraso do clock no driver chip deve ser levado em conta.
37. Se for usada uma placa de sinal de relógio separada, que tipo de interface geralmente é usada para garantir que a transmissão do sinal de relógio seja menos afetada?
Quanto mais curto for o sinal do clock, menor será o efeito da linha de transmissão. Usar uma placa de sinal de relógio separada aumentará o comprimento do roteamento do sinal. E a fonte de alimentação terrestre da placa também é um problema. Para transmissão de longa distância, recomenda-se a utilização de sinais diferenciais. O tamanho L pode atender aos requisitos de capacidade da unidade, mas seu relógio não é muito rápido, não é necessário.
38, 27M, linha de clock SDRAM (80M-90M), o segundo e terceiro harmônicos dessas linhas de clock estão apenas na banda VHF, e a interferência é muito grande depois que a alta frequência entra pela extremidade receptora. Além de encurtar o comprimento da linha, que outras boas maneiras?
Se o terceiro harmônico for grande e o segundo harmônico for pequeno, pode ser porque o ciclo de trabalho do sinal é de 50%, pois neste caso o sinal não possui harmônicos pares. Neste momento, é necessário modificar o ciclo de trabalho do sinal. Além disso, se o sinal de clock for unidirecional, geralmente é usada a correspondência de série final da fonte. Isso suprime as reflexões secundárias sem afetar a taxa de clock. O valor correspondente no final da fonte pode ser obtido usando a fórmula da figura abaixo.
39. Qual é a topologia da fiação?
Topologia, algumas também são chamadas de ordem de roteamento. Para a ordem de fiação da rede conectada com múltiplas portas.
40. Como ajustar a topologia da fiação para melhorar a integridade do sinal?
Esse tipo de direção do sinal de rede é mais complicado, porque para sinais unidirecionais, bidirecionais e sinais de níveis diferentes, a topologia tem influências diferentes e é difícil dizer qual topologia é benéfica para a qualidade do sinal. Além disso, ao fazer a pré-simulação, a topologia a ser usada é muito exigente para os engenheiros e requer uma compreensão dos princípios do circuito, tipos de sinal e até mesmo dificuldades de fiação.
41. Como reduzir os problemas de EMI organizando o empilhamento?
Em primeiro lugar, o EMI deve ser considerado a partir do sistema, e o PCB por si só não pode resolver o problema. Para EMI, acho que o empilhamento serve principalmente para fornecer o caminho de retorno de sinal mais curto, reduzir a área de acoplamento e suprimir a interferência do modo diferencial. Além disso, a camada de aterramento e a camada de potência estão fortemente acopladas e a extensão é apropriadamente maior que a camada de potência, o que é bom para suprimir a interferência de modo comum.
42. Por que o cobre é colocado?
Geralmente, existem vários motivos para colocar cobre.
1. CEM. Para cobre de aterramento ou fonte de alimentação de grandes áreas, ele desempenhará um papel de proteção, e alguns especiais, como PGND, desempenharão um papel de proteção.
2. Requisitos de processo de PCB. Geralmente, para garantir o efeito da galvanoplastia ou laminação sem deformação, o cobre é colocado na camada do PCB com menos fiação.
3. Os requisitos de integridade do sinal fornecem aos sinais digitais de alta frequência um caminho de retorno completo e reduzem a fiação da rede DC. Claro, também existem razões para a dissipação de calor, a instalação de dispositivos especiais requer colocação de cobre e assim por diante.
43. Em um sistema estão incluídos dsp e pld, a quais problemas deve-se prestar atenção durante a fiação?
Observe a relação entre a taxa de sinal e o comprimento da fiação. Se o atraso do sinal na linha de transmissão for comparável ao tempo da transição do sinal, o problema de integridade do sinal deverá ser considerado. Além disso, para vários DSPs, a topologia de roteamento de sinais de dados e de clock também afetará a qualidade e o tempo do sinal, o que precisa de atenção.
44. Além da fiação da ferramenta Protel, existem outras ferramentas boas?
Quanto às ferramentas, além do PROTEL, existem diversas ferramentas de fiação, como WG2000 da MENTOR, série EN2000 e powerpcb, allegro da Cadence, cadstar da zuken, cr5000, etc., cada uma com seus pontos fortes.
45. Qual é o “caminho de retorno do sinal”?
Caminho de retorno do sinal, ou seja, corrente de retorno. Quando um sinal digital de alta velocidade é transmitido, o sinal flui do driver ao longo da linha de transmissão do PCB até a carga e, em seguida, a carga retorna à extremidade do driver ao longo do solo ou da fonte de alimentação pelo caminho mais curto.
Este sinal de retorno no terra ou na fonte de alimentação é chamado de caminho de retorno do sinal. Dr.Johnson explicou em seu livro que a transmissão de sinal de alta frequência é na verdade um processo de carregamento da capacitância dielétrica imprensada entre a linha de transmissão e a camada DC. O que o SI analisa são as propriedades eletromagnéticas deste invólucro e o acoplamento entre eles.
46. Como realizar análises SI em conectores?
Na especificação IBIS3.2 há uma descrição do modelo do conector. Geralmente use o modelo EBD. Se for uma placa especial, como um backplane, será necessário um modelo SPICE. Você também pode usar software de simulação multiplaca (HYPERLYNX ou IS_multiboard). Ao construir um sistema multiplaca, insira os parâmetros de distribuição dos conectores, que geralmente são obtidos no manual do conector. É claro que este método não será suficientemente preciso, mas desde que esteja dentro da faixa aceitável.
47. Quais são as formas de rescisão?
Terminação (terminal), também conhecida como correspondência. Geralmente, de acordo com a posição correspondente, ela é dividida em correspondência final ativa e correspondência terminal. Entre eles, a correspondência de fonte é geralmente uma correspondência em série de resistores, e a correspondência de terminais é geralmente uma correspondência paralela. Há muitas maneiras, incluindo pull-up de resistor, pull-down de resistor, correspondência de Thevenin, correspondência de CA e correspondência de diodo Schottky.
48. Que fatores determinam a forma de rescisão (matching)?
O método de correspondência é geralmente determinado pelas características do BUFFER, condições de topologia, tipos de nível e métodos de julgamento, e o ciclo de trabalho do sinal e o consumo de energia do sistema também devem ser considerados.
49. Quais as regras para a forma de rescisão (matching)?
A questão mais crítica em circuitos digitais é o problema de temporização. O objetivo de adicionar correspondência é melhorar a qualidade do sinal e obter um sinal determinável no momento do julgamento. Para sinais de nível efetivo, a qualidade do sinal é estável sob a premissa de garantir o estabelecimento e o tempo de retenção; para sinais efetivos atrasados, sob a premissa de garantir a monotonicidade do atraso do sinal, a velocidade de atraso da mudança de sinal atende aos requisitos. Há algum material sobre correspondência no livro do produto Mentor ICX.
Além disso, “High Speed Digital design a hand book of blackmagic” possui um capítulo dedicado ao terminal, que descreve o papel da correspondência na integridade do sinal a partir do princípio das ondas eletromagnéticas, que pode ser usado como referência.
50. Posso usar o modelo IBIS do dispositivo para simular a função lógica do dispositivo? Caso contrário, como podem ser realizadas simulações do circuito em nível de placa e em nível de sistema?
Os modelos IBIS são modelos de nível comportamental e não podem ser usados para simulação funcional. Para simulação funcional, são necessários modelos SPICE ou outros modelos de nível estrutural.
51. Num sistema onde o digital e o analógico coexistem, existem dois métodos de processamento. Uma é separar o aterramento digital do aterramento analógico. As contas estão conectadas, mas a fonte de alimentação não está separada; a outra é que a fonte de alimentação analógica e a fonte de alimentação digital são separadas e conectadas ao FB, e o aterramento é um aterramento unificado. Gostaria de perguntar ao Sr. Li se o efeito desses dois métodos é o mesmo?
Deve-se dizer que é o mesmo em princípio. Porque a potência e o aterramento são equivalentes a sinais de alta frequência.
O objetivo de distinguir entre partes analógicas e digitais é anti-interferência, principalmente a interferência de circuitos digitais em circuitos analógicos. No entanto, a segmentação pode resultar num caminho de retorno de sinal incompleto, afetando a qualidade do sinal digital e afetando a qualidade EMC do sistema.
Portanto, não importa qual plano seja dividido, depende se o caminho de retorno do sinal é ampliado e quanto o sinal de retorno interfere no sinal normal de trabalho. Agora também existem alguns projetos mistos, independente da fonte de alimentação e do aterramento, ao fazer o layout, separe o layout e a fiação de acordo com a parte digital e a parte analógica para evitar sinais inter-regionais.
52. Regulamentações de segurança: Quais são os significados específicos de FCC e EMC?
FCC: comissão federal de comunicação Comissão Americana de Comunicações
EMC: compatibilidade eletromagnética compatibilidade eletromagnética
A FCC é uma organização de padrões, a EMC é um padrão. Existem razões, padrões e métodos de teste correspondentes para a promulgação de padrões.
53. O que é distribuição diferencial?
Os sinais diferenciais, alguns dos quais também chamados de sinais diferenciais, usam dois sinais idênticos e de polaridade oposta para transmitir um canal de dados e dependem da diferença de nível dos dois sinais para julgamento. Para garantir que os dois sinais sejam completamente consistentes, eles devem ser mantidos em paralelo durante a fiação e a largura e o espaçamento entre linhas permanecem inalterados.
54. Quais são os softwares de simulação de PCB?
Existem muitos tipos de simulação, softwares comumente usados de análise de integridade de sinal de circuito digital de alta velocidade e análise de integridade de sinal são icx, signalvision, hyperlynx, XTK, spectraquest, etc.
55. Como o software de simulação de PCB realiza a simulação de LAYOUT?
Em circuitos digitais de alta velocidade, a fim de melhorar a qualidade do sinal e reduzir a dificuldade de fiação, placas multicamadas são geralmente usadas para atribuir camadas de potência especiais e camadas de aterramento.
56. Como lidar com o layout e a fiação para garantir a estabilidade dos sinais acima de 50M
A chave para a fiação de sinal digital de alta velocidade é reduzir o impacto das linhas de transmissão na qualidade do sinal. Portanto, o layout de sinais de alta velocidade acima de 100M exige que os traços do sinal sejam tão curtos quanto possível. Em circuitos digitais, os sinais de alta velocidade são definidos pelo tempo de atraso de subida do sinal. Além disso, diferentes tipos de sinais (como TTL, GTL, LVTTL) possuem métodos diferentes para garantir a qualidade do sinal.
57. A parte RF da unidade externa, a parte de frequência intermediária e até mesmo a parte do circuito de baixa frequência que monitora a unidade externa são frequentemente implantadas na mesma PCB. Quais são os requisitos para o material desse PCB? Como evitar que circuitos de RF, IF e até mesmo de baixa frequência interfiram uns com os outros?
O projeto de circuitos híbridos é um grande problema. É difícil ter uma solução perfeita.
Geralmente, o circuito de radiofrequência é disposto e conectado como uma placa única independente no sistema, e há até uma cavidade de blindagem especial. Além disso, o circuito de RF é geralmente unilateral ou dupla face, e o circuito é relativamente simples, tudo isso para reduzir o impacto nos parâmetros de distribuição do circuito de RF e melhorar a consistência do sistema de RF.
Em comparação com o material FR4 geral, as placas de circuito de RF tendem a usar substratos de alto Q. A constante dielétrica deste material é relativamente pequena, a capacitância distribuída da linha de transmissão é pequena, a impedância é alta e o atraso na transmissão do sinal é pequeno. No projeto de circuitos híbridos, embora os circuitos digitais e de RF sejam construídos no mesmo PCB, eles geralmente são divididos em área de circuito de RF e área de circuito digital, que são dispostas e conectadas separadamente. Use vias de aterramento e caixas de blindagem entre elas.
58. Para a parte de RF, a parte de frequência intermediária e a parte do circuito de baixa frequência são implantadas na mesma PCB, que solução o mentor tem?
O software de design de sistema em nível de placa do Mentor, além das funções básicas de design de circuito, também possui um módulo de design de RF dedicado. No módulo de projeto esquemático de RF, é fornecido um modelo de dispositivo parametrizado e uma interface bidirecional com ferramentas de análise e simulação de circuitos de RF, como EESOFT; no módulo RF LAYOUT, uma função de edição de padrão especialmente usada para layout e fiação de circuitos de RF é fornecida, e também há uma interface bidirecional de ferramentas de análise e simulação de circuitos de RF, como EESOFT, que pode rotular reversamente os resultados da análise e simulação de volta ao diagrama esquemático e PCB.
Ao mesmo tempo, usando a função de gerenciamento de design do software Mentor, a reutilização de design, a derivação de design e o design colaborativo podem ser facilmente realizados. Acelere bastante o processo de design de circuito híbrido. A placa de telefone móvel é um projeto típico de circuito misto, e muitos grandes fabricantes de design de telefones celulares usam o Mentor e o eesoft de Angelon como plataforma de design.
59. Qual é a estrutura de produto do Mentor?
As ferramentas PCB da Mentor Graphics incluem as séries WG (anteriormente veribest) e Enterprise (boardstation).
60. Como o software de design de PCB da Mentor suporta BGA, PGA, COB e outros pacotes?
O RE autoativo da Mentor, desenvolvido a partir da aquisição da Veribest, é o primeiro roteador sem grade e de qualquer ângulo do setor. Como todos sabemos, para matrizes de grade esférica, dispositivos COB, roteadores sem grade e de qualquer ângulo são a chave para resolver a taxa de roteamento. No mais recente RE autoativo, funções como empurrar vias, folha de cobre, REROUTE, etc. foram adicionadas para torná-lo mais conveniente de aplicar. Além disso, ele suporta roteamento de alta velocidade, incluindo roteamento de sinal e roteamento de pares diferenciais com requisitos de atraso de tempo.
61. Como o software de design de PCB da Mentor lida com pares de linhas diferenciais?
Depois que o software Mentor define as propriedades do par diferencial, os dois pares diferenciais podem ser roteados juntos, e a largura da linha, o espaçamento e o comprimento do par diferencial são estritamente garantidos. Eles podem ser separados automaticamente ao encontrar obstáculos, e o método via pode ser selecionado ao mudar de camada.
62. Em uma placa PCB de 12 camadas, há três camadas de fonte de alimentação de 2,2 V, 3,3 V, 5 V e cada uma das três fontes de alimentação está em uma camada. Como lidar com o fio terra?
De modo geral, as três fontes de alimentação estão dispostas respectivamente no terceiro andar, o que é melhor para a qualidade do sinal. Porque é improvável que o sinal seja dividido em camadas planas. A segmentação cruzada é um fator crítico que afeta a qualidade do sinal e geralmente é ignorado pelo software de simulação. Para planos de potência e planos de terra, é equivalente para sinais de alta frequência. Na prática, além de considerar a qualidade do sinal, o acoplamento do plano de potência (usando o plano de terra adjacente para reduzir a impedância CA do plano de potência) e a simetria de empilhamento são fatores que precisam ser considerados.
63. Como verificar se o PCB atende aos requisitos do processo de projeto ao sair da fábrica?
Muitos fabricantes de placas de circuito impresso precisam passar por um teste de continuidade da rede ligada antes que o processamento da placa de circuito impresso seja concluído para garantir que todas as conexões estejam corretas. Ao mesmo tempo, mais e mais fabricantes também estão usando testes de raios X para verificar algumas falhas durante a gravação ou laminação.
Para a placa acabada após o processamento do patch, geralmente é usada a inspeção de teste de TIC, o que requer a adição de pontos de teste de TIC durante o projeto do PCB. Se houver um problema, um dispositivo especial de inspeção por raios X também pode ser usado para descartar se a falha é causada pelo processamento.
64. A “proteção do mecanismo” é a proteção da carcaça?
Sim. O invólucro deve ser o mais estanque possível, usar menos ou nenhum material condutor e estar o mais aterrado possível.
65. É necessário considerar o problema ESD do próprio chip ao selecionar o chip?
Quer se trate de uma placa de dupla camada ou de uma placa multicamadas, a área do terreno deve ser aumentada tanto quanto possível. Ao escolher um chip, as características ESD do próprio chip devem ser consideradas. Geralmente, eles são mencionados na descrição do chip e até mesmo o desempenho do mesmo chip de fabricantes diferentes será diferente.
Preste mais atenção ao design e considere-o de forma mais abrangente, e o desempenho da placa de circuito será garantido até certo ponto. Mas o problema da ESD ainda pode aparecer, por isso a protecção da organização também é muito importante para a protecção da ESD.
66. Ao fazer uma placa PCB, para reduzir a interferência, o fio terra deve ter uma forma fechada?
Ao fazer placas PCB, de modo geral, é necessário reduzir a área do loop para reduzir a interferência. Ao colocar o fio terra, ele não deve ser colocado de forma fechada, mas sim dendrítica. A área da terra.
67. Se o emulador usa uma fonte de alimentação e a placa PCB usa uma fonte de alimentação, os aterramentos das duas fontes de alimentação devem ser conectados juntos?
Seria melhor se uma fonte de alimentação separada pudesse ser usada, porque não é fácil causar interferência entre fontes de alimentação, mas a maioria dos equipamentos possui requisitos específicos. Como o emulador e a placa PCB usam duas fontes de alimentação, não acho que eles devam compartilhar o mesmo terreno.
68. Um circuito é composto por várias placas PCB. Eles deveriam compartilhar o terreno?
Um circuito consiste em vários PCBs, a maioria dos quais requer um aterramento comum, porque não é prático usar diversas fontes de alimentação em um circuito. Mas se tiver condições específicas, você pode usar uma fonte de alimentação diferente, claro que a interferência será menor.
69. Projete um produto portátil com um LCD e uma carcaça de metal. Ao testar ESD, ele não pode passar no teste ICE-1000-4-2, CONTACT só pode passar 1100V e AIR pode passar 6000V. No teste de acoplamento ESD, o horizontal só pode passar de 3.000 V e o vertical pode passar de 4.000 V. A frequência da CPU é 33MHZ. Existe alguma maneira de passar no teste ESD?
Os produtos portáteis são invólucros de metal, portanto, os problemas de ESD devem ser mais óbvios e os LCDs também podem apresentar fenômenos mais adversos. Caso não haja como alterar o material metálico existente, é recomendável adicionar material antielétrico dentro do mecanismo para fortalecer o aterramento da PCB e, ao mesmo tempo, encontrar uma forma de aterrar o LCD. Claro, como operar depende da situação específica.
70. Ao projetar um sistema contendo DSP e PLD, quais aspectos devem ser considerados o ESD?
No que diz respeito ao sistema geral, devem ser consideradas principalmente as partes em contato direto com o corpo humano, e deve ser realizada proteção adequada no circuito e no mecanismo. Quanto ao impacto que a ESD terá no sistema, depende de diferentes situações.
Horário da postagem: 19 de março de 2023