1. Zasady ogólne
1.1 Obszary okablowania sygnałów cyfrowych, analogowych i DAA są wstępnie podzielone na płytce drukowanej.
1.2 Komponenty cyfrowe i analogowe oraz odpowiadające im okablowanie należy w miarę możliwości odseparować i umieścić w oddzielnych obszarach okablowania.
1.3 Ścieżki szybkiego sygnału cyfrowego powinny być możliwie najkrótsze.
1.4 Zachowaj możliwie najkrótsze ślady czułego sygnału analogowego.
1.5 Rozsądny rozkład mocy i masy.
1.6 DGND, AGND i pole są oddzielone.
1.7 Używaj szerokich przewodów do zasilania i ścieżek sygnałów krytycznych.
1.8 Obwód cyfrowy umieszczono w pobliżu interfejsu magistrali równoległej/szeregowego DTE, a obwód DAA w pobliżu interfejsu linii telefonicznej.
2. Rozmieszczenie komponentów
2.1 Na schemacie obwodu systemu:
a) Podzielić obwody cyfrowe, analogowe, DAA i powiązane z nimi obwody;
b) Podzielić komponenty cyfrowe, analogowe i mieszane cyfrowo/analogowe w każdym obwodzie;
c) Zwróć uwagę na umiejscowienie pinów zasilających i sygnałowych każdego układu scalonego.
2.2 Wstępnie podziel obszar okablowania obwodów cyfrowych, analogowych i DAA na płytce drukowanej (ogólny współczynnik 2/1/1) i trzymaj komponenty cyfrowe i analogowe oraz odpowiadające im okablowanie jak najdalej i ograniczaj je do odpowiednich obszary okablowania.
Uwaga: Gdy obwód DAA zajmuje dużą część, przez jego obszar okablowania będzie przechodzić więcej śladów sygnałów sterujących/stanu, które można dostosować zgodnie z lokalnymi przepisami, takimi jak odstępy między komponentami, tłumienie wysokiego napięcia, ograniczenie prądu itp.
2.3 Po zakończeniu wstępnego podziału rozpocznij umieszczanie komponentów od złącza i gniazda:
a) Pozycja wtyczki jest zarezerwowana wokół złącza i gniazda;
b) Pozostaw wokół komponentów miejsce na przewody zasilające i uziemiające;
c) Odłóż położenie odpowiedniej wtyczki wokół gniazda.
2.4 Komponenty hybrydowe na pierwszym miejscu (takie jak urządzenia modemowe, układy konwersji A/D, D/A itp.):
a) Określ kierunek rozmieszczenia komponentów i spróbuj ustawić styki sygnału cyfrowego i sygnału analogowego skierowane w stronę odpowiednich obszarów okablowania;
b) Umieść komponenty na styku obszarów prowadzenia sygnału cyfrowego i analogowego.
2.5 Umieść wszystkie urządzenia analogowe:
a) Umieścić elementy układu analogowego, w tym obwody DAA;
b) Urządzenia analogowe są umieszczone blisko siebie i umieszczone po tej stronie PCB, która zawiera ścieżki sygnałów TXA1, TXA2, RIN, VC i VREF;
c) Unikaj umieszczania komponentów generujących wysokie szumy wokół ścieżek sygnałowych TXA1, TXA2, RIN, VC i VREF;
d) Dla szeregowych modułów DTE, DTE EIA/TIA-232-E
Odbiornik/sterownik sygnałów interfejsu szeregowego powinien znajdować się jak najbliżej złącza i z dala od prowadzenia sygnału zegara wysokiej częstotliwości, aby zredukować/uniknąć dodawania urządzeń tłumiących szum na każdej linii, takich jak cewki dławikowe i kondensatory.
2.6 Umieść komponenty cyfrowe i kondensatory odsprzęgające:
a) Komponenty cyfrowe są umieszczone razem, aby zmniejszyć długość okablowania;
b) Umieść kondensator odsprzęgający 0,1 uF pomiędzy zasilaniem a masą układu scalonego i staraj się, aby przewody łączące były jak najkrótsze, aby zmniejszyć zakłócenia elektromagnetyczne;
c) W przypadku modułów magistrali równoległej komponenty znajdują się blisko siebie
Złącze umieszcza się na krawędzi, aby zachować zgodność ze standardem interfejsu magistrali aplikacji, np. długość linii magistrali ISA jest ograniczona do 2,5 cala;
d) W przypadku modułów szeregowych DTE obwód interfejsu znajduje się blisko złącza;
e) Obwód oscylatora kwarcowego powinien znajdować się jak najbliżej urządzenia sterującego.
2.7 Przewody uziemiające każdego obszaru są zwykle połączone w jednym lub kilku punktach za pomocą rezystorów lub koralików 0 Ohm.
3. Kierowanie sygnału
3.1 Podczas trasowania sygnału modemu linie sygnałowe podatne na zakłócenia i linie sygnałowe podatne na zakłócenia powinny być prowadzone jak najdalej od siebie. Jeśli jest to nieuniknione, w celu izolacji użyj neutralnej linii sygnałowej.
3.2 Okablowanie sygnału cyfrowego powinno być umieszczone w miarę możliwości w obszarze okablowania sygnału cyfrowego;
Okablowanie sygnału analogowego powinno być umieszczone w miarę możliwości w obszarze okablowania sygnału analogowego;
(Ścieżki izolacyjne można wstępnie rozmieścić w celu ograniczenia, aby zapobiec wyprowadzaniu śladów poza obszar trasowania)
Ścieżki sygnału cyfrowego i ścieżki sygnału analogowego są prostopadłe, aby zmniejszyć sprzężenie krzyżowe.
3.3 Użyj izolowanych ścieżek (zwykle uziemionych), aby ograniczyć ścieżki sygnału analogowego do obszaru trasowania sygnału analogowego.
a) Izolowane ścieżki uziemienia w obszarze analogowym są rozmieszczone po obu stronach płytki drukowanej wokół obszaru okablowania sygnału analogowego, z szerokością linii 50-100 mil;
b) Izolowane ścieżki uziemienia w obszarze cyfrowym są poprowadzone wokół obszaru okablowania sygnału cyfrowego po obu stronach płytki PCB, szerokość linii 50-100 mil, a szerokość jednej strony płytki PCB powinna wynosić 200 mil.
3.4 Szerokość linii sygnałowej interfejsu magistrali równoległej > 10mil (zwykle 12-15mil), np. /HCS, /HRD, /HWT, /RESET.
3.5 Szerokość linii śladów sygnału analogowego wynosi > 10 mil (zwykle 12-15 mil), np. MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT.
3.6 Wszystkie pozostałe ścieżki sygnałowe powinny być możliwie najszersze, szerokość linii powinna wynosić > 5 mil (ogólnie 10 mil), a ścieżki między elementami powinny być jak najkrótsze (należy wziąć pod uwagę wstępne rozmieszczenie urządzeń).
3.7 Szerokość linii kondensatora obejściowego prowadzącego do odpowiedniego układu scalonego powinna wynosić >25 mil i należy w miarę możliwości unikać stosowania przelotek. 3.8 Linie sygnałowe przechodzące przez różne obszary (takie jak typowe sygnały sterujące/stanu przy niskiej prędkości) powinny przechodzić przez izolowane przewody uziemiające w jednym punkcie (preferowane) lub w dwóch punktach. Jeśli ścieżka znajduje się tylko po jednej stronie, izolowana ścieżka uziemienia może przejść na drugą stronę płytki drukowanej, aby pominąć ścieżkę sygnału i zachować jej ciągłość.
3.9 Unikaj stosowania narożników pod kątem 90 stopni do prowadzenia sygnału o wysokiej częstotliwości i używaj gładkich łuków lub narożników pod kątem 45 stopni.
3.10 Kierowanie sygnału wysokiej częstotliwości powinno ograniczyć użycie połączeń przelotowych.
3.11 Trzymaj wszystkie ślady sygnału z dala od obwodu oscylatora kwarcowego.
3.12 W przypadku trasowania sygnałów o wysokiej częstotliwości należy stosować pojedyncze, ciągłe trasowanie, aby uniknąć sytuacji, w której z jednego punktu przebiega kilka odcinków trasowania.
3.13 W obwodzie DAA pozostaw przestrzeń co najmniej 60mil wokół perforacji (wszystkie warstwy).
4. Zasilanie
4.1 Określ związek podłączenia zasilania.
4.2 W obszarze okablowania sygnału cyfrowego użyj kondensatora elektrolitycznego 10 uF lub kondensatora tantalowego równolegle z kondensatorem ceramicznym 0,1 uF, a następnie podłącz go między zasilaczem a masą. Umieść jeden na końcu wejścia zasilania i najdalszym końcu płytki drukowanej, aby zapobiec skokom mocy spowodowanym zakłóceniami.
4.3 W przypadku płytek dwustronnych, w tej samej warstwie co obwód pobierający energię, otocz obwód ścieżkami mocy o szerokości linii 200mil po obu stronach. (Druga strona musi być obrobiona w taki sam sposób jak masa cyfrowa)
4.4 Ogólnie rzecz biorąc, najpierw układane są ścieżki mocy, a następnie ścieżki sygnału.
5. uziemienie
5.1 Na płycie dwustronnej nieużywane obszary wokół i pod komponentami cyfrowymi i analogowymi (z wyjątkiem DAA) są wypełnione obszarami cyfrowymi lub analogowymi, a te same obszary każdej warstwy są ze sobą połączone, a te same obszary różnych warstw są połączone wieloma przelotkami: Pin DGND modemu jest podłączony do cyfrowego obszaru uziemienia, a pin AGND jest podłączony do analogowego obszaru uziemienia; obszar uziemienia cyfrowego i obszar uziemienia analogowego są oddzielone prostą przerwą.
5.2 Na płycie czterowarstwowej użyj cyfrowych i analogowych obszarów uziemienia do pokrycia komponentów cyfrowych i analogowych (z wyjątkiem DAA); pin DGND modemu jest podłączony do cyfrowego obszaru uziemienia, a pin AGND jest podłączony do analogowego obszaru uziemienia; cyfrowy obszar uziemienia i analogowy obszar uziemienia są oddzielone prostą przerwą.
5.3 Jeżeli w projekcie wymagany jest filtr EMI, należy zarezerwować pewną przestrzeń w gnieździe interfejsu. Większość urządzeń EMI (koraliki/kondensatory) można umieścić w tym obszarze; podłączony do niego.
5.4 Zasilanie każdego modułu funkcjonalnego powinno być oddzielone. Moduły funkcjonalne można podzielić na: interfejs magistrali równoległej, wyświetlacz, obwód cyfrowy (SRAM, EPROM, Modem) i DAA, itp. Zasilanie/masę każdego modułu funkcjonalnego można podłączyć wyłącznie do źródła zasilania/masy.
5.5 W przypadku szeregowych modułów DTE użyj kondensatorów odsprzęgających w celu zmniejszenia sprzężenia mocy i wykonaj to samo dla linii telefonicznych.
5.6 Przewód uziemiający jest podłączony w jednym punkcie, jeśli to możliwe, użyj koralika; jeżeli konieczne jest tłumienie zakłóceń elektromagnetycznych, należy umożliwić podłączenie przewodu uziemiającego w innych miejscach.
5.7 Wszystkie przewody uziemiające powinny być tak szerokie, jak to możliwe, 25-50 mil.
5.8 Ścieżki kondensatorów pomiędzy zasilaniem/masą całego układu scalonego powinny być możliwie najkrótsze i nie należy stosować żadnych otworów przelotowych.
6. Obwód oscylatora kwarcowego
6.1 Wszystkie ścieżki podłączone do zacisków wejściowych/wyjściowych oscylatora kwarcowego (takich jak XTLI, XTLO) powinny być jak najkrótsze, aby zmniejszyć wpływ zakłóceń szumowych i rozproszonej pojemności na kryształ. Ścieżka XTLO powinna być jak najkrótsza, a kąt zgięcia nie mniejszy niż 45 stopni. (Ponieważ XTLO jest podłączone do sterownika o krótkim czasie narastania i wysokim prądzie)
6.2 Na płytce dwustronnej nie ma warstwy uziemiającej, a przewód uziemiający kondensatora oscylatora kwarcowego należy podłączyć do urządzenia możliwie najkrótszym przewodem
Pin DGND najbliżej oscylatora kwarcowego i zminimalizować liczbę przelotek.
6.3 Jeśli to możliwe, uziemij obudowę kryształu.
6.4 Podłącz rezystor 100 omów pomiędzy pinem XTLO a węzłem kryształu/kondensatora.
6.5 Masa kondensatora oscylatora kwarcowego jest bezpośrednio połączona z pinem GND modemu. Nie używaj obszaru uziemienia ani śladów uziemienia do podłączenia kondensatora do styku GND modemu.
7. Niezależny projekt modemu wykorzystujący interfejs EIA/TIA-232
7.1 Użyj metalowej obudowy. Jeśli wymagana jest obudowa z tworzywa sztucznego, należy wkleić do środka folię metalową lub spryskać materiałem przewodzącym, aby zmniejszyć zakłócenia elektromagnetyczne.
7.2 Umieść dławiki tego samego wzoru na każdym przewodzie zasilającym.
7.3 Elementy są umieszczone razem i blisko złącza interfejsu EIA/TIA-232.
7.4 Wszystkie urządzenia EIA/TIA-232 są indywidualnie podłączane do zasilania/uziemienia ze źródła zasilania. Źródłem zasilania/masy powinien być zacisk wejściowy zasilania na płycie lub zacisk wyjściowy układu regulatora napięcia.
7.5 Połączenie uziemienia sygnału kabla EIA/TIA-232 z uziemieniem cyfrowym.
7.6 W poniższych przypadkach ekran kabla EIA/TIA-232 nie wymaga podłączenia do obudowy modemu; puste połączenie; podłączony do masy cyfrowej za pomocą koralika; kabel EIA/TIA-232 jest bezpośrednio podłączony do uziemienia cyfrowego po umieszczeniu pierścienia magnetycznego w pobliżu obudowy modemu.
8. Okablowanie kondensatorów obwodów VC i VREF powinno być jak najkrótsze i umieszczone w obszarze neutralnym.
8.1 Podłącz dodatni zacisk kondensatora elektrolitycznego 10 uF VC i kondensatora 0,1 uF VC do styku VC (PIN24) modemu osobnym przewodem.
8.2 Podłącz ujemny zacisk kondensatora elektrolitycznego 10 uF VC i kondensatora 0,1 uF VC do styku AGND (PIN34) modemu za pomocą koralika i użyj niezależnego przewodu.
8.3 Podłącz dodatni zacisk kondensatora elektrolitycznego VREF 10 uF i kondensatora VC 0,1 uF do styku VREF (PIN25) modemu osobnym przewodem.
8.4 Podłącz zacisk ujemny kondensatora elektrolitycznego VREF 10 uF i kondensatora VC 0,1 uF do styku VC (PIN24) modemu za pomocą niezależnego przewodu; zauważ, że jest to niezależne od śladu 8.1.
VREF ——+——–+
┿ 10u ┿ 0,1u
VC ——+——–+
┿ 10u ┿ 0,1u
+——–+—–~~~~~—+ AGND
Zastosowany koralik powinien spełniać:
Impedancja = 70 W przy 100 MHz;;
prąd znamionowy = 200mA;;
Maksymalna rezystancja = 0,5 W.
9. Interfejs telefonu i słuchawki
9.1 Umieść dławik na styku końcówki i pierścienia.
9.2 Metoda odsprzęgania linii telefonicznej jest podobna jak w przypadku zasilacza i wykorzystuje takie metody, jak dodanie kombinacji indukcyjności, dławika i kondensatora. Jednak oddzielenie linii telefonicznej jest trudniejsze i bardziej godne uwagi niż oddzielenie zasilania. Ogólną praktyką jest rezerwowanie pozycji tych urządzeń do regulacji podczas certyfikacji wydajności/testów EMI.
Czas publikacji: 11 maja 2023 r