ਪੀਸੀਬੀ ਚਿੱਤਰ ਬਣਾਉਣ ਵੇਲੇ ਕਿਸ ਵੱਲ ਧਿਆਨ ਦੇਣਾ ਚਾਹੀਦਾ ਹੈ?

1. ਆਮ ਨਿਯਮ

1.1 ਡਿਜੀਟਲ, ਐਨਾਲਾਗ, ਅਤੇ DAA ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਖੇਤਰ PCB 'ਤੇ ਪਹਿਲਾਂ ਤੋਂ ਵੰਡੇ ਹੋਏ ਹਨ।
1.2 ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਕੰਪੋਨੈਂਟਸ ਅਤੇ ਸੰਬੰਧਿਤ ਵਾਇਰਿੰਗ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਵੱਖ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਉਹਨਾਂ ਦੇ ਆਪਣੇ ਵਾਇਰਿੰਗ ਖੇਤਰਾਂ ਵਿੱਚ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।
1.3 ਹਾਈ-ਸਪੀਡ ਡਿਜੀਟਲ ਸਿਗਨਲ ਟਰੇਸ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
1.4 ਸੰਵੇਦਨਸ਼ੀਲ ਐਨਾਲਾਗ ਸਿਗਨਲ ਟਰੇਸ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਰੱਖੋ।
1.5 ਸ਼ਕਤੀ ਅਤੇ ਜ਼ਮੀਨ ਦੀ ਵਾਜਬ ਵੰਡ।
1.6 DGND, AGND, ਅਤੇ ਫੀਲਡ ਨੂੰ ਵੱਖ ਕੀਤਾ ਗਿਆ ਹੈ।
1.7 ਬਿਜਲੀ ਸਪਲਾਈ ਅਤੇ ਗੰਭੀਰ ਸਿਗਨਲ ਟਰੇਸ ਲਈ ਚੌੜੀਆਂ ਤਾਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ।
1.8 ਡਿਜੀਟਲ ਸਰਕਟ ਨੂੰ ਸਮਾਨਾਂਤਰ ਬੱਸ/ਸੀਰੀਅਲ ਡੀਟੀਈ ਇੰਟਰਫੇਸ ਦੇ ਨੇੜੇ ਰੱਖਿਆ ਗਿਆ ਹੈ, ਅਤੇ ਡੀਏਏ ਸਰਕਟ ਨੂੰ ਟੈਲੀਫੋਨ ਲਾਈਨ ਇੰਟਰਫੇਸ ਦੇ ਨੇੜੇ ਰੱਖਿਆ ਗਿਆ ਹੈ।

2. ਕੰਪੋਨੈਂਟ ਪਲੇਸਮੈਂਟ

2.1 ਸਿਸਟਮ ਸਰਕਟ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਵਿੱਚ:
a) ਡਿਜੀਟਲ, ਐਨਾਲਾਗ, ਡੀਏਏ ਸਰਕਟਾਂ ਅਤੇ ਉਹਨਾਂ ਨਾਲ ਸਬੰਧਤ ਸਰਕਟਾਂ ਨੂੰ ਵੰਡੋ;
b) ਹਰੇਕ ਸਰਕਟ ਵਿੱਚ ਡਿਜੀਟਲ, ਐਨਾਲਾਗ, ਮਿਸ਼ਰਤ ਡਿਜੀਟਲ/ਐਨਾਲਾਗ ਭਾਗਾਂ ਨੂੰ ਵੰਡੋ;
c) ਹਰੇਕ IC ਚਿੱਪ ਦੇ ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਸਿਗਨਲ ਪਿੰਨ ਦੀ ਸਥਿਤੀ ਵੱਲ ਧਿਆਨ ਦਿਓ।
2.2 ਸ਼ੁਰੂਆਤੀ ਤੌਰ 'ਤੇ PCB (ਆਮ ਅਨੁਪਾਤ 2/1/1) 'ਤੇ ਡਿਜੀਟਲ, ਐਨਾਲਾਗ, ਅਤੇ DAA ਸਰਕਟਾਂ ਦੇ ਵਾਇਰਿੰਗ ਖੇਤਰ ਨੂੰ ਵੰਡੋ, ਅਤੇ ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਕੰਪੋਨੈਂਟਸ ਅਤੇ ਉਹਨਾਂ ਦੇ ਅਨੁਸਾਰੀ ਵਾਇਰਿੰਗ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਦੂਰ ਰੱਖੋ ਅਤੇ ਉਹਨਾਂ ਨੂੰ ਉਹਨਾਂ ਦੇ ਅਨੁਸਾਰੀ ਤੱਕ ਸੀਮਤ ਕਰੋ। ਵਾਇਰਿੰਗ ਖੇਤਰ.
ਨੋਟ: ਜਦੋਂ DAA ਸਰਕਟ ਇੱਕ ਵੱਡੇ ਅਨੁਪਾਤ 'ਤੇ ਕਬਜ਼ਾ ਕਰਦਾ ਹੈ, ਤਾਂ ਇਸਦੇ ਵਾਇਰਿੰਗ ਖੇਤਰ ਵਿੱਚੋਂ ਲੰਘਣ ਵਾਲੇ ਹੋਰ ਨਿਯੰਤਰਣ/ਸਥਿਤੀ ਸਿਗਨਲ ਟਰੇਸ ਹੋਣਗੇ, ਜਿਨ੍ਹਾਂ ਨੂੰ ਸਥਾਨਕ ਨਿਯਮਾਂ ਦੇ ਅਨੁਸਾਰ ਐਡਜਸਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਕੰਪੋਨੈਂਟ ਸਪੇਸਿੰਗ, ਉੱਚ ਵੋਲਟੇਜ ਦਮਨ, ਮੌਜੂਦਾ ਸੀਮਾ, ਆਦਿ।
2.3 ਮੁਢਲੀ ਵੰਡ ਪੂਰੀ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਕਨੈਕਟਰ ਅਤੇ ਜੈਕ ਤੋਂ ਕੰਪੋਨੈਂਟ ਲਗਾਉਣਾ ਸ਼ੁਰੂ ਕਰੋ:
a) ਪਲੱਗ-ਇਨ ਦੀ ਸਥਿਤੀ ਕਨੈਕਟਰ ਅਤੇ ਜੈਕ ਦੇ ਦੁਆਲੇ ਰਾਖਵੀਂ ਹੈ;
b) ਕੰਪੋਨੈਂਟਸ ਦੇ ਆਲੇ ਦੁਆਲੇ ਪਾਵਰ ਅਤੇ ਜ਼ਮੀਨੀ ਵਾਇਰਿੰਗ ਲਈ ਜਗ੍ਹਾ ਛੱਡੋ;
c) ਸਾਕਟ ਦੇ ਆਲੇ ਦੁਆਲੇ ਸੰਬੰਧਿਤ ਪਲੱਗ-ਇਨ ਦੀ ਸਥਿਤੀ ਨੂੰ ਪਾਸੇ ਰੱਖੋ।
2.4 ਪਹਿਲੇ ਸਥਾਨ 'ਤੇ ਹਾਈਬ੍ਰਿਡ ਕੰਪੋਨੈਂਟਸ (ਜਿਵੇਂ ਕਿ ਮਾਡਮ ਡਿਵਾਈਸ, A/D, D/A ਪਰਿਵਰਤਨ ਚਿਪਸ, ਆਦਿ):
a) ਕੰਪੋਨੈਂਟਸ ਦੀ ਪਲੇਸਮੈਂਟ ਦਿਸ਼ਾ ਨਿਰਧਾਰਤ ਕਰੋ, ਅਤੇ ਡਿਜੀਟਲ ਸਿਗਨਲ ਅਤੇ ਐਨਾਲਾਗ ਸਿਗਨਲ ਪਿੰਨਾਂ ਨੂੰ ਉਹਨਾਂ ਦੇ ਸਬੰਧਤ ਵਾਇਰਿੰਗ ਖੇਤਰਾਂ ਦਾ ਸਾਹਮਣਾ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰੋ;
b) ਡਿਜ਼ੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਸਿਗਨਲ ਰੂਟਿੰਗ ਖੇਤਰਾਂ ਦੇ ਜੰਕਸ਼ਨ 'ਤੇ ਭਾਗਾਂ ਨੂੰ ਰੱਖੋ।
2.5 ਸਾਰੇ ਐਨਾਲਾਗ ਡਿਵਾਈਸਾਂ ਨੂੰ ਰੱਖੋ:
a) ਡੀਏਏ ਸਰਕਟਾਂ ਸਮੇਤ ਐਨਾਲਾਗ ਸਰਕਟ ਦੇ ਹਿੱਸੇ ਰੱਖੋ;
b) ਐਨਾਲਾਗ ਡਿਵਾਈਸਾਂ ਨੂੰ ਇੱਕ ਦੂਜੇ ਦੇ ਨੇੜੇ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ ਅਤੇ PCB ਦੇ ਪਾਸੇ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ ਜਿਸ ਵਿੱਚ TXA1, TXA2, RIN, VC, ਅਤੇ VREF ਸਿਗਨਲ ਟਰੇਸ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ;
c) TXA1, TXA2, RIN, VC, ਅਤੇ VREF ਸਿਗਨਲ ਟਰੇਸ ਦੇ ਆਲੇ-ਦੁਆਲੇ ਉੱਚ-ਸ਼ੋਰ ਵਾਲੇ ਹਿੱਸੇ ਰੱਖਣ ਤੋਂ ਬਚੋ;
d) ਸੀਰੀਅਲ DTE ਮੋਡੀਊਲ ਲਈ, DTE EIA/TIA-232-E
ਸੀਰੀਜ਼ ਇੰਟਰਫੇਸ ਸਿਗਨਲਾਂ ਦਾ ਰਿਸੀਵਰ/ਡਰਾਈਵਰ ਕਨੈਕਟਰ ਦੇ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਨੇੜੇ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਹਰ ਲਾਈਨ 'ਤੇ ਸ਼ੋਰ ਦਬਾਉਣ ਵਾਲੇ ਯੰਤਰਾਂ ਨੂੰ ਘਟਾਉਣ/ਬਚਾਉਣ ਲਈ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਕਲਾਕ ਸਿਗਨਲ ਰੂਟਿੰਗ ਤੋਂ ਦੂਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਚੋਕ ਕੋਇਲ ਅਤੇ ਕੈਪੇਸੀਟਰ।
2.6 ਡਿਜ਼ੀਟਲ ਕੰਪੋਨੈਂਟ ਅਤੇ ਡੀਕਪਲਿੰਗ ਕੈਪੇਸੀਟਰ ਰੱਖੋ:
a) ਵਾਇਰਿੰਗ ਦੀ ਲੰਬਾਈ ਨੂੰ ਘਟਾਉਣ ਲਈ ਡਿਜੀਟਲ ਕੰਪੋਨੈਂਟ ਇਕੱਠੇ ਰੱਖੇ ਜਾਂਦੇ ਹਨ;
b) IC ਦੀ ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਜ਼ਮੀਨ ਦੇ ਵਿਚਕਾਰ ਇੱਕ 0.1uF ਡੀਕਪਲਿੰਗ ਕੈਪਸੀਟਰ ਰੱਖੋ, ਅਤੇ EMI ਨੂੰ ਘਟਾਉਣ ਲਈ ਜੋੜਨ ਵਾਲੀਆਂ ਤਾਰਾਂ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਰੱਖੋ;
c) ਸਮਾਨਾਂਤਰ ਬੱਸ ਮਾਡਿਊਲਾਂ ਲਈ, ਕੰਪੋਨੈਂਟ ਇੱਕ ਦੂਜੇ ਦੇ ਨੇੜੇ ਹੁੰਦੇ ਹਨ
ਐਪਲੀਕੇਸ਼ਨ ਬੱਸ ਇੰਟਰਫੇਸ ਸਟੈਂਡਰਡ ਦੀ ਪਾਲਣਾ ਕਰਨ ਲਈ ਕਨੈਕਟਰ ਨੂੰ ਕਿਨਾਰੇ 'ਤੇ ਰੱਖਿਆ ਗਿਆ ਹੈ, ਜਿਵੇਂ ਕਿ ISA ਬੱਸ ਲਾਈਨ ਦੀ ਲੰਬਾਈ 2.5in ਤੱਕ ਸੀਮਿਤ ਹੈ;
d) ਸੀਰੀਅਲ DTE ਮੋਡੀਊਲ ਲਈ, ਇੰਟਰਫੇਸ ਸਰਕਟ ਕਨੈਕਟਰ ਦੇ ਨੇੜੇ ਹੈ;
e) ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ ਸਰਕਟ ਇਸਦੇ ਡਰਾਈਵਿੰਗ ਡਿਵਾਈਸ ਦੇ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਨੇੜੇ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
2.7 ਹਰੇਕ ਖੇਤਰ ਦੀਆਂ ਜ਼ਮੀਨੀ ਤਾਰਾਂ ਆਮ ਤੌਰ 'ਤੇ 0 Ohm ਰੋਧਕਾਂ ਜਾਂ ਮਣਕਿਆਂ ਨਾਲ ਇੱਕ ਜਾਂ ਵਧੇਰੇ ਬਿੰਦੂਆਂ 'ਤੇ ਜੁੜੀਆਂ ਹੁੰਦੀਆਂ ਹਨ।

3. ਸਿਗਨਲ ਰੂਟਿੰਗ

3.1 ਮੋਡਮ ਸਿਗਨਲ ਰੂਟਿੰਗ ਵਿੱਚ, ਸਿਗਨਲ ਲਾਈਨਾਂ ਜੋ ਸ਼ੋਰ ਦਾ ਸ਼ਿਕਾਰ ਹੁੰਦੀਆਂ ਹਨ ਅਤੇ ਸਿਗਨਲ ਲਾਈਨਾਂ ਜੋ ਦਖਲਅੰਦਾਜ਼ੀ ਲਈ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦੀਆਂ ਹਨ, ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਦੂਰ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।ਜੇਕਰ ਇਹ ਅਟੱਲ ਹੈ, ਤਾਂ ਅਲੱਗ-ਥਲੱਗ ਕਰਨ ਲਈ ਇੱਕ ਨਿਰਪੱਖ ਸਿਗਨਲ ਲਾਈਨ ਦੀ ਵਰਤੋਂ ਕਰੋ।
3.2 ਡਿਜੀਟਲ ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਡਿਜੀਟਲ ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਖੇਤਰ ਵਿੱਚ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ;
ਐਨਾਲਾਗ ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਨੂੰ ਐਨਾਲਾਗ ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਖੇਤਰ ਵਿੱਚ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ;
(ਆਈਸੋਲੇਸ਼ਨ ਟਰੇਸ ਨੂੰ ਰੂਟਿੰਗ ਖੇਤਰ ਤੋਂ ਬਾਹਰ ਜਾਣ ਤੋਂ ਰੋਕਣ ਲਈ ਸੀਮਤ ਕਰਨ ਲਈ ਪਹਿਲਾਂ ਤੋਂ ਰੱਖਿਆ ਜਾ ਸਕਦਾ ਹੈ)
ਡਿਜੀਟਲ ਸਿਗਨਲ ਟਰੇਸ ਅਤੇ ਐਨਾਲਾਗ ਸਿਗਨਲ ਟਰੇਸ ਕਰਾਸ-ਕਪਲਿੰਗ ਨੂੰ ਘਟਾਉਣ ਲਈ ਲੰਬਵਤ ਹੁੰਦੇ ਹਨ।
3.3 ਐਨਾਲਾਗ ਸਿਗਨਲ ਟਰੇਸ ਨੂੰ ਐਨਾਲਾਗ ਸਿਗਨਲ ਰੂਟਿੰਗ ਖੇਤਰ ਤੱਕ ਸੀਮਤ ਕਰਨ ਲਈ ਅਲੱਗ-ਥਲੱਗ ਟਰੇਸ (ਆਮ ਤੌਰ 'ਤੇ ਜ਼ਮੀਨ) ਦੀ ਵਰਤੋਂ ਕਰੋ।
a) ਐਨਾਲਾਗ ਖੇਤਰ ਵਿੱਚ ਅਲੱਗ-ਥਲੱਗ ਜ਼ਮੀਨੀ ਨਿਸ਼ਾਨਾਂ ਨੂੰ ਪੀਸੀਬੀ ਬੋਰਡ ਦੇ ਦੋਵੇਂ ਪਾਸੇ ਐਨਾਲਾਗ ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਖੇਤਰ ਦੇ ਦੁਆਲੇ ਵਿਵਸਥਿਤ ਕੀਤਾ ਗਿਆ ਹੈ, 50-100mil ਦੀ ਲਾਈਨ ਚੌੜਾਈ ਦੇ ਨਾਲ;
b) ਡਿਜ਼ੀਟਲ ਖੇਤਰ ਵਿੱਚ ਅਲੱਗ-ਥਲੱਗ ਜ਼ਮੀਨੀ ਨਿਸ਼ਾਨਾਂ ਨੂੰ PCB ਬੋਰਡ ਦੇ ਦੋਵੇਂ ਪਾਸੇ ਡਿਜ਼ੀਟਲ ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਖੇਤਰ ਦੇ ਦੁਆਲੇ ਰੂਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, 50-100mil ਦੀ ਲਾਈਨ ਦੀ ਚੌੜਾਈ ਦੇ ਨਾਲ, ਅਤੇ PCB ਬੋਰਡ ਦੇ ਇੱਕ ਪਾਸੇ ਦੀ ਚੌੜਾਈ 200mil ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ।
3.4 ਪੈਰਲਲ ਬੱਸ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਲਾਈਨ ਦੀ ਚੌੜਾਈ > 10ਮਿਲ (ਆਮ ਤੌਰ 'ਤੇ 12-15ਮਿਲ), ਜਿਵੇਂ ਕਿ /HCS, /HRD, /HWT, /RESET।
3.5 ਐਨਾਲਾਗ ਸਿਗਨਲ ਟਰੇਸ ਦੀ ਲਾਈਨ ਦੀ ਚੌੜਾਈ 10ਮਿਲੀ (ਆਮ ਤੌਰ 'ਤੇ 12-15ਮਿਲ) ਹੈ, ਜਿਵੇਂ ਕਿ MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT।
3.6 ਹੋਰ ਸਾਰੇ ਸਿਗਨਲ ਟਰੇਸ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਚੌੜਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਲਾਈਨ ਦੀ ਚੌੜਾਈ 5mil (ਆਮ ਤੌਰ 'ਤੇ 10mil) ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਅਤੇ ਕੰਪੋਨੈਂਟਾਂ ਦੇ ਵਿਚਕਾਰ ਟਰੇਸ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ (ਡਿਵਾਈਸ ਲਗਾਉਣ ਵੇਲੇ ਪਹਿਲਾਂ ਤੋਂ ਵਿਚਾਰ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ)।
3.7 ਅਨੁਸਾਰੀ IC ਲਈ ਬਾਈਪਾਸ ਕੈਪੇਸੀਟਰ ਦੀ ਲਾਈਨ ਦੀ ਚੌੜਾਈ 25 ਮਿਲੀਅਨ ਤੋਂ ਵੱਧ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਅਤੇ ਵਿਅਸ ਦੀ ਵਰਤੋਂ ਤੋਂ ਜਿੰਨਾ ਹੋ ਸਕੇ ਪਰਹੇਜ਼ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। 3.8 ਵੱਖ-ਵੱਖ ਖੇਤਰਾਂ (ਜਿਵੇਂ ਕਿ ਆਮ ਘੱਟ-ਸਪੀਡ ਕੰਟਰੋਲ/ਸਟੇਟਸ ਸਿਗਨਲ) ਵਿੱਚੋਂ ਲੰਘਣ ਵਾਲੀਆਂ ਸਿਗਨਲ ਲਾਈਨਾਂ ਇੱਕ ਬਿੰਦੂ (ਤਰਜੀਹੀ) ਜਾਂ ਦੋ ਬਿੰਦੂਆਂ 'ਤੇ ਅਲੱਗ-ਥਲੱਗ ਜ਼ਮੀਨੀ ਤਾਰਾਂ ਵਿੱਚੋਂ ਲੰਘੋ।ਜੇਕਰ ਟਰੇਸ ਸਿਰਫ਼ ਇੱਕ ਪਾਸੇ ਹੈ, ਤਾਂ ਅਲੱਗ-ਥਲੱਗ ਜ਼ਮੀਨੀ ਟਰੇਸ ਪੀਸੀਬੀ ਦੇ ਦੂਜੇ ਪਾਸੇ ਸਿਗਨਲ ਟਰੇਸ ਨੂੰ ਛੱਡਣ ਅਤੇ ਇਸਨੂੰ ਨਿਰੰਤਰ ਰੱਖਣ ਲਈ ਜਾ ਸਕਦਾ ਹੈ।
3.9 ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਸਿਗਨਲ ਰੂਟਿੰਗ ਲਈ 90-ਡਿਗਰੀ ਕੋਨਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਤੋਂ ਬਚੋ, ਅਤੇ ਨਿਰਵਿਘਨ ਆਰਕਸ ਜਾਂ 45-ਡਿਗਰੀ ਕੋਨਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰੋ।
3.10 ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਸਿਗਨਲ ਰੂਟਿੰਗ ਨੂੰ ਕੁਨੈਕਸ਼ਨਾਂ ਰਾਹੀਂ ਵਰਤੋਂ ਨੂੰ ਘਟਾਉਣਾ ਚਾਹੀਦਾ ਹੈ।
3.11 ਸਾਰੇ ਸਿਗਨਲ ਟਰੇਸ ਨੂੰ ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ ਸਰਕਟ ਤੋਂ ਦੂਰ ਰੱਖੋ।
3.12 ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਸਿਗਨਲ ਰੂਟਿੰਗ ਲਈ, ਸਥਿਤੀ ਤੋਂ ਬਚਣ ਲਈ ਇੱਕ ਸਿੰਗਲ ਨਿਰੰਤਰ ਰੂਟਿੰਗ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ ਜਿੱਥੇ ਰੂਟਿੰਗ ਦੇ ਕਈ ਭਾਗ ਇੱਕ ਬਿੰਦੂ ਤੋਂ ਫੈਲਦੇ ਹਨ।
3.13 DAA ਸਰਕਟ ਵਿੱਚ, ਛੇਦ (ਸਾਰੀਆਂ ਪਰਤਾਂ) ਦੇ ਆਲੇ-ਦੁਆਲੇ ਘੱਟੋ-ਘੱਟ 60 ਮਿਲੀਅਨ ਦੀ ਥਾਂ ਛੱਡੋ।

4. ਬਿਜਲੀ ਸਪਲਾਈ

4.1 ਪਾਵਰ ਕੁਨੈਕਸ਼ਨ ਸਬੰਧ ਨਿਰਧਾਰਤ ਕਰੋ।
4.2 ਡਿਜੀਟਲ ਸਿਗਨਲ ਵਾਇਰਿੰਗ ਖੇਤਰ ਵਿੱਚ, ਇੱਕ 0.1uF ਸਿਰੇਮਿਕ ਕੈਪਸੀਟਰ ਦੇ ਸਮਾਨਾਂਤਰ ਇੱਕ 10uF ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪੇਸੀਟਰ ਜਾਂ ਇੱਕ ਟੈਂਟਲਮ ਕੈਪਸੀਟਰ ਦੀ ਵਰਤੋਂ ਕਰੋ ਅਤੇ ਫਿਰ ਇਸਨੂੰ ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਜ਼ਮੀਨ ਦੇ ਵਿਚਕਾਰ ਜੋੜੋ।ਇੱਕ ਨੂੰ ਪਾਵਰ ਇਨਲੇਟ ਸਿਰੇ ਅਤੇ PCB ਬੋਰਡ ਦੇ ਸਭ ਤੋਂ ਦੂਰ ਦੇ ਸਿਰੇ 'ਤੇ ਰੱਖੋ ਤਾਂ ਜੋ ਸ਼ੋਰ ਦੇ ਦਖਲ ਕਾਰਨ ਪਾਵਰ ਸਪਾਈਕਸ ਨੂੰ ਰੋਕਿਆ ਜਾ ਸਕੇ।
4.3 ਦੋ-ਪੱਖੀ ਬੋਰਡਾਂ ਲਈ, ਬਿਜਲੀ ਦੀ ਖਪਤ ਕਰਨ ਵਾਲੇ ਸਰਕਟ ਦੇ ਸਮਾਨ ਪਰਤ ਵਿੱਚ, ਦੋਵੇਂ ਪਾਸੇ 200mil ਦੀ ਲਾਈਨ ਦੀ ਚੌੜਾਈ ਵਾਲੇ ਪਾਵਰ ਟਰੇਸ ਨਾਲ ਸਰਕਟ ਨੂੰ ਘੇਰੋ।(ਦੂਜੇ ਪਾਸੇ ਨੂੰ ਉਸੇ ਤਰੀਕੇ ਨਾਲ ਸੰਸਾਧਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਜਿਵੇਂ ਕਿ ਡਿਜੀਟਲ ਜ਼ਮੀਨ)
4.4 ਆਮ ਤੌਰ 'ਤੇ, ਪਾਵਰ ਟਰੇਸ ਪਹਿਲਾਂ ਰੱਖੇ ਜਾਂਦੇ ਹਨ, ਅਤੇ ਫਿਰ ਸਿਗਨਲ ਟਰੇਸ ਰੱਖੇ ਜਾਂਦੇ ਹਨ।

5. ਜ਼ਮੀਨ

5.1 ਡਬਲ-ਸਾਈਡ ਬੋਰਡ ਵਿੱਚ, ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਕੰਪੋਨੈਂਟਸ (ਡੀਏਏ ਨੂੰ ਛੱਡ ਕੇ) ਦੇ ਆਲੇ ਦੁਆਲੇ ਅਤੇ ਹੇਠਾਂ ਨਾ ਵਰਤੇ ਗਏ ਖੇਤਰ ਡਿਜੀਟਲ ਜਾਂ ਐਨਾਲਾਗ ਖੇਤਰਾਂ ਨਾਲ ਭਰੇ ਹੋਏ ਹਨ, ਅਤੇ ਹਰੇਕ ਲੇਅਰ ਦੇ ਇੱਕੋ ਜਿਹੇ ਖੇਤਰ ਇੱਕ ਦੂਜੇ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ, ਅਤੇ ਵੱਖ-ਵੱਖ ਲੇਅਰਾਂ ਦੇ ਇੱਕੋ ਜਿਹੇ ਖੇਤਰ ਹਨ। ਮਲਟੀਪਲ ਵਾਈਜ਼ ਰਾਹੀਂ ਜੁੜਿਆ ਹੋਇਆ ਹੈ: ਮੋਡੇਮ ਡੀਜੀਐਨਡੀ ਪਿੰਨ ਡਿਜੀਟਲ ਗਰਾਊਂਡ ਏਰੀਏ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਏਜੀਐਨਡੀ ਪਿੰਨ ਐਨਾਲਾਗ ਗਰਾਊਂਡ ਏਰੀਏ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ;ਡਿਜ਼ੀਟਲ ਜ਼ਮੀਨੀ ਖੇਤਰ ਅਤੇ ਐਨਾਲਾਗ ਜ਼ਮੀਨੀ ਖੇਤਰ ਨੂੰ ਇੱਕ ਸਿੱਧੇ ਪਾੜੇ ਨਾਲ ਵੱਖ ਕੀਤਾ ਗਿਆ ਹੈ।
5.2 ਚਾਰ-ਲੇਅਰ ਬੋਰਡ ਵਿੱਚ, ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਕੰਪੋਨੈਂਟਸ ਨੂੰ ਕਵਰ ਕਰਨ ਲਈ ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਜ਼ਮੀਨੀ ਖੇਤਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ (ਡੀਏਏ ਨੂੰ ਛੱਡ ਕੇ);ਮੋਡਮ DGND ਪਿੰਨ ਡਿਜ਼ੀਟਲ ਜ਼ਮੀਨੀ ਖੇਤਰ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ AGND ਪਿੰਨ ਐਨਾਲਾਗ ਜ਼ਮੀਨੀ ਖੇਤਰ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ;ਡਿਜ਼ੀਟਲ ਜ਼ਮੀਨੀ ਖੇਤਰ ਅਤੇ ਐਨਾਲਾਗ ਜ਼ਮੀਨੀ ਖੇਤਰ ਨੂੰ ਇੱਕ ਸਿੱਧੇ ਪਾੜੇ ਦੁਆਰਾ ਵੱਖ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
5.3 ਜੇਕਰ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਇੱਕ EMI ਫਿਲਟਰ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ ਇੰਟਰਫੇਸ ਸਾਕਟ 'ਤੇ ਇੱਕ ਖਾਸ ਜਗ੍ਹਾ ਰਾਖਵੀਂ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ।ਜ਼ਿਆਦਾਤਰ EMI ਯੰਤਰ (ਮਣਕੇ/ਕੈਪਸੀਟਰ) ਇਸ ਖੇਤਰ ਵਿੱਚ ਰੱਖੇ ਜਾ ਸਕਦੇ ਹਨ;ਇਸ ਨਾਲ ਜੁੜਿਆ ਹੈ।
5.4 ਹਰੇਕ ਫੰਕਸ਼ਨਲ ਮੋਡੀਊਲ ਦੀ ਪਾਵਰ ਸਪਲਾਈ ਨੂੰ ਵੱਖ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।ਫੰਕਸ਼ਨਲ ਮੋਡੀਊਲ ਨੂੰ ਇਸ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ: ਸਮਾਨਾਂਤਰ ਬੱਸ ਇੰਟਰਫੇਸ, ਡਿਸਪਲੇ, ਡਿਜ਼ੀਟਲ ਸਰਕਟ (SRAM, EPROM, ਮੋਡੇਮ) ਅਤੇ DAA, ਆਦਿ। ਹਰੇਕ ਫੰਕਸ਼ਨਲ ਮੋਡੀਊਲ ਦੀ ਪਾਵਰ/ਗਰਾਊਂਡ ਨੂੰ ਸਿਰਫ਼ ਪਾਵਰ/ਜ਼ਮੀਨ ਦੇ ਸਰੋਤ ਨਾਲ ਜੋੜਿਆ ਜਾ ਸਕਦਾ ਹੈ।
5.5 ਸੀਰੀਅਲ DTE ਮੋਡੀਊਲ ਲਈ, ਪਾਵਰ ਕਪਲਿੰਗ ਨੂੰ ਘਟਾਉਣ ਲਈ ਡੀਕਪਲਿੰਗ ਕੈਪਸੀਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ, ਅਤੇ ਟੈਲੀਫੋਨ ਲਾਈਨਾਂ ਲਈ ਵੀ ਅਜਿਹਾ ਕਰੋ।
5.6 ਜ਼ਮੀਨੀ ਤਾਰ ਇੱਕ ਬਿੰਦੂ ਰਾਹੀਂ ਜੁੜੀ ਹੋਈ ਹੈ, ਜੇ ਸੰਭਵ ਹੋਵੇ, ਬੀਡ ਦੀ ਵਰਤੋਂ ਕਰੋ;ਜੇਕਰ EMI ਨੂੰ ਦਬਾਉਣ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ ਜ਼ਮੀਨੀ ਤਾਰ ਨੂੰ ਹੋਰ ਥਾਵਾਂ 'ਤੇ ਜੋੜਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿਓ।
5.7 ਸਾਰੀਆਂ ਜ਼ਮੀਨੀ ਤਾਰਾਂ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਚੌੜੀਆਂ ਹੋਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ, 25-50 ਮਿ.
5.8 ਸਾਰੇ IC ਪਾਵਰ ਸਪਲਾਈ/ਜ਼ਮੀਨ ਦੇ ਵਿਚਕਾਰ ਕੈਪੇਸੀਟਰ ਟਰੇਸ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਛੇਕ ਰਾਹੀਂ ਨਹੀਂ ਵਰਤਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।

6. ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ ਸਰਕਟ

6.1 ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ (ਜਿਵੇਂ ਕਿ XTLI, XTLO) ਦੇ ਇਨਪੁਟ/ਆਉਟਪੁੱਟ ਟਰਮੀਨਲਾਂ ਨਾਲ ਜੁੜੇ ਸਾਰੇ ਟਰੇਸ ਕ੍ਰਿਸਟਲ 'ਤੇ ਸ਼ੋਰ ਦਖਲ ਅਤੇ ਵੰਡੀ ਸਮਰੱਥਾ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਘਟਾਉਣ ਲਈ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।XTLO ਟਰੇਸ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਝੁਕਣ ਵਾਲਾ ਕੋਣ 45 ਡਿਗਰੀ ਤੋਂ ਘੱਟ ਨਹੀਂ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।(ਕਿਉਂਕਿ XTLO ਤੇਜ਼ ਰਾਈਜ਼ ਟਾਈਮ ਅਤੇ ਉੱਚ ਕਰੰਟ ਵਾਲੇ ਡਰਾਈਵਰ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ)
6.2 ਡਬਲ-ਸਾਈਡ ਬੋਰਡ ਵਿੱਚ ਕੋਈ ਜ਼ਮੀਨੀ ਪਰਤ ਨਹੀਂ ਹੈ, ਅਤੇ ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ ਕੈਪੀਸੀਟਰ ਦੀ ਜ਼ਮੀਨੀ ਤਾਰ ਨੂੰ ਜਿੰਨੀ ਸੰਭਵ ਹੋ ਸਕੇ ਇੱਕ ਛੋਟੀ ਤਾਰ ਨਾਲ ਡਿਵਾਈਸ ਨਾਲ ਜੋੜਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।
DGND ਪਿੰਨ ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ ਦੇ ਸਭ ਤੋਂ ਨੇੜੇ ਹੈ, ਅਤੇ ਵਿਅਸ ਦੀ ਗਿਣਤੀ ਨੂੰ ਘੱਟ ਕਰਦਾ ਹੈ।
6.3 ਜੇ ਸੰਭਵ ਹੋਵੇ, ਤਾਂ ਕ੍ਰਿਸਟਲ ਕੇਸ ਨੂੰ ਜ਼ਮੀਨ 'ਤੇ ਰੱਖੋ।
6.4 XTLO ਪਿੰਨ ਅਤੇ ਕ੍ਰਿਸਟਲ/ਕੈਪਸੀਟਰ ਨੋਡ ਦੇ ਵਿਚਕਾਰ ਇੱਕ 100 Ohm ਰੋਧਕ ਨੂੰ ਕਨੈਕਟ ਕਰੋ।
6.5 ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ ਕੈਪੇਸੀਟਰ ਦੀ ਜ਼ਮੀਨ ਸਿੱਧੇ ਮੋਡਮ ਦੇ GND ਪਿੰਨ ਨਾਲ ਜੁੜੀ ਹੋਈ ਹੈ।ਕੈਪੇਸੀਟਰ ਨੂੰ ਮੋਡਮ ਦੇ GND ਪਿੰਨ ਨਾਲ ਜੋੜਨ ਲਈ ਜ਼ਮੀਨੀ ਖੇਤਰ ਜਾਂ ਜ਼ਮੀਨੀ ਨਿਸ਼ਾਨਾਂ ਦੀ ਵਰਤੋਂ ਨਾ ਕਰੋ।

7. EIA/TIA-232 ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਸੁਤੰਤਰ ਮੋਡਮ ਡਿਜ਼ਾਈਨ

7.1 ਇੱਕ ਧਾਤ ਦੇ ਕੇਸ ਦੀ ਵਰਤੋਂ ਕਰੋ।ਜੇਕਰ ਪਲਾਸਟਿਕ ਦੇ ਸ਼ੈੱਲ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ ਧਾਤ ਦੇ ਫੁਆਇਲ ਨੂੰ ਅੰਦਰ ਚਿਪਕਾਉਣਾ ਚਾਹੀਦਾ ਹੈ ਜਾਂ EMI ਨੂੰ ਘਟਾਉਣ ਲਈ ਸੰਚਾਲਕ ਸਮੱਗਰੀ ਦਾ ਛਿੜਕਾਅ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।
7.2 ਹਰੇਕ ਪਾਵਰ ਕੋਰਡ 'ਤੇ ਇੱਕੋ ਪੈਟਰਨ ਦੇ ਚੋਕਸ ਰੱਖੋ।
7.3 ਕੰਪੋਨੈਂਟ ਇਕੱਠੇ ਰੱਖੇ ਗਏ ਹਨ ਅਤੇ EIA/TIA-232 ਇੰਟਰਫੇਸ ਦੇ ਕਨੈਕਟਰ ਦੇ ਨੇੜੇ ਹਨ।
7.4 ਸਾਰੇ EIA/TIA-232 ਉਪਕਰਣ ਪਾਵਰ ਸਰੋਤ ਤੋਂ ਪਾਵਰ/ਜ਼ਮੀਨ ਨਾਲ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਜੁੜੇ ਹੋਏ ਹਨ।ਪਾਵਰ/ਜ਼ਮੀਨ ਦਾ ਸਰੋਤ ਬੋਰਡ 'ਤੇ ਪਾਵਰ ਇੰਪੁੱਟ ਟਰਮੀਨਲ ਜਾਂ ਵੋਲਟੇਜ ਰੈਗੂਲੇਟਰ ਚਿੱਪ ਦਾ ਆਉਟਪੁੱਟ ਟਰਮੀਨਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
7.5 EIA/TIA-232 ਕੇਬਲ ਸਿਗਨਲ ਗਰਾਊਂਡ ਤੋਂ ਡਿਜੀਟਲ ਗਰਾਊਂਡ।
7.6 ਨਿਮਨਲਿਖਤ ਮਾਮਲਿਆਂ ਵਿੱਚ, EIA/TIA-232 ਕੇਬਲ ਸ਼ੀਲਡ ਨੂੰ ਮਾਡਮ ਸ਼ੈੱਲ ਨਾਲ ਕਨੈਕਟ ਕਰਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ;ਖਾਲੀ ਕੁਨੈਕਸ਼ਨ;ਇੱਕ ਮਣਕੇ ਦੁਆਰਾ ਡਿਜ਼ੀਟਲ ਜ਼ਮੀਨ ਨਾਲ ਜੁੜਿਆ;EIA/TIA-232 ਕੇਬਲ ਸਿੱਧੇ ਡਿਜੀਟਲ ਗਰਾਊਂਡ ਨਾਲ ਜੁੜੀ ਹੁੰਦੀ ਹੈ ਜਦੋਂ ਇੱਕ ਚੁੰਬਕੀ ਰਿੰਗ ਮੋਡਮ ਸ਼ੈੱਲ ਦੇ ਨੇੜੇ ਰੱਖੀ ਜਾਂਦੀ ਹੈ।

8. VC ਅਤੇ VREF ਸਰਕਟ ਕੈਪਸੀਟਰਾਂ ਦੀ ਵਾਇਰਿੰਗ ਜਿੰਨੀ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਅਤੇ ਨਿਰਪੱਖ ਖੇਤਰ ਵਿੱਚ ਸਥਿਤ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ।

8.1 10uF VC ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪਸੀਟਰ ਦੇ ਸਕਾਰਾਤਮਕ ਟਰਮੀਨਲ ਅਤੇ 0.1uF VC ਕੈਪਸੀਟਰ ਨੂੰ ਇੱਕ ਵੱਖਰੀ ਤਾਰ ਰਾਹੀਂ ਮੋਡਮ ਦੇ VC ਪਿੰਨ (PIN24) ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
8.2 10uF VC ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪਸੀਟਰ ਦੇ ਨੈਗੇਟਿਵ ਟਰਮੀਨਲ ਅਤੇ 0.1uF VC ਕੈਪਸੀਟਰ ਨੂੰ ਇੱਕ ਬੀਡ ਰਾਹੀਂ ਮੋਡਮ ਦੇ AGND ਪਿੰਨ (PIN34) ਨਾਲ ਕਨੈਕਟ ਕਰੋ ਅਤੇ ਇੱਕ ਸੁਤੰਤਰ ਤਾਰ ਦੀ ਵਰਤੋਂ ਕਰੋ।
8.3 10uF VREF ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪਸੀਟਰ ਦੇ ਸਕਾਰਾਤਮਕ ਟਰਮੀਨਲ ਅਤੇ 0.1uF VC ਕੈਪਸੀਟਰ ਨੂੰ ਇੱਕ ਵੱਖਰੀ ਤਾਰ ਰਾਹੀਂ ਮੋਡਮ ਦੇ VREF ਪਿੰਨ (PIN25) ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
8.4 10uF VREF ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪਸੀਟਰ ਦੇ ਨੈਗੇਟਿਵ ਟਰਮੀਨਲ ਅਤੇ 0.1uF VC ਕੈਪਸੀਟਰ ਨੂੰ ਇੱਕ ਸੁਤੰਤਰ ਟਰੇਸ ਰਾਹੀਂ ਮੋਡਮ ਦੇ VC ਪਿੰਨ (PIN24) ਨਾਲ ਕਨੈਕਟ ਕਰੋ;ਨੋਟ ਕਰੋ ਕਿ ਇਹ 8.1 ਟਰੇਸ ਤੋਂ ਸੁਤੰਤਰ ਹੈ।
VREF ——+——–+
┿ 10u ┿ 0.1u
ਵੀਸੀ ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ AGND
ਵਰਤੇ ਗਏ ਬੀਡ ਨੂੰ ਪੂਰਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ:
ਅੜਿੱਕਾ = 70W ਤੇ 100MHz;;
ਰੇਟ ਕੀਤਾ ਮੌਜੂਦਾ = 200mA;;
ਅਧਿਕਤਮ ਵਿਰੋਧ = 0.5W।

9. ਫ਼ੋਨ ਅਤੇ ਹੈਂਡਸੈੱਟ ਇੰਟਰਫੇਸ

9.1 ਟਿਪ ਅਤੇ ਰਿੰਗ ਦੇ ਵਿਚਕਾਰ ਇੰਟਰਫੇਸ 'ਤੇ ਚੋਕ ਰੱਖੋ।
9.2 ਟੈਲੀਫੋਨ ਲਾਈਨ ਦੀ ਡੀਕਪਲਿੰਗ ਵਿਧੀ ਪਾਵਰ ਸਪਲਾਈ ਦੇ ਸਮਾਨ ਹੈ, ਤਰੀਕਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਜਿਵੇਂ ਕਿ ਇੰਡਕਟੈਂਸ ਮਿਸ਼ਰਨ, ਚੋਕ ਅਤੇ ਕੈਪੇਸੀਟਰ ਜੋੜਨਾ।ਹਾਲਾਂਕਿ, ਟੈਲੀਫੋਨ ਲਾਈਨ ਦੀ ਡੀਕਪਲਿੰਗ ਪਾਵਰ ਸਪਲਾਈ ਦੇ ਡੀਕਪਲਿੰਗ ਨਾਲੋਂ ਵਧੇਰੇ ਮੁਸ਼ਕਲ ਅਤੇ ਵਧੇਰੇ ਧਿਆਨ ਦੇਣ ਯੋਗ ਹੈ।ਆਮ ਅਭਿਆਸ ਪ੍ਰਦਰਸ਼ਨ/ਈਐਮਆਈ ਟੈਸਟ ਪ੍ਰਮਾਣੀਕਰਣ ਦੇ ਦੌਰਾਨ ਸਮਾਯੋਜਨ ਲਈ ਇਹਨਾਂ ਡਿਵਾਈਸਾਂ ਦੀਆਂ ਸਥਿਤੀਆਂ ਨੂੰ ਰਾਖਵਾਂ ਕਰਨਾ ਹੈ।