1. सामान्य नियमहरू
1.1 डिजिटल, एनालग, र DAA संकेत तारिङ क्षेत्रहरू PCB मा पूर्व-विभाजित छन्।
1.2 डिजिटल र एनालग कम्पोनेन्टहरू र सम्बन्धित तारहरू सकेसम्म धेरै छुट्याउन र तिनीहरूको आफ्नै तारिङ क्षेत्रमा राख्नुपर्छ।
1.3 उच्च-गति डिजिटल सिग्नल ट्रेसहरू सकेसम्म छोटो हुनुपर्छ।
1.4 संवेदनशील एनालग सिग्नल ट्रेसहरू सकेसम्म छोटो राख्नुहोस्।
1.5 शक्ति र जमीन को उचित वितरण।
1.6 DGND, AGND, र फिल्ड अलग गरिएको छ।
१.७ बिजुली आपूर्ति र महत्वपूर्ण संकेत ट्रेसहरूको लागि चौडा तारहरू प्रयोग गर्नुहोस्।
1.8 डिजिटल सर्किट समानान्तर बस/सिरियल DTE इन्टरफेस नजिकै राखिएको छ, र DAA सर्किट टेलिफोन लाइन इन्टरफेस नजिकै राखिएको छ।
2. कम्पोनेन्ट प्लेसमेन्ट
2.1 प्रणाली सर्किट योजनाबद्ध रेखाचित्रमा:
क) डिजिटल, एनालग, DAA सर्किट र तिनीहरूसँग सम्बन्धित सर्किटहरू विभाजन गर्नुहोस्;
b) प्रत्येक सर्किटमा डिजिटल, एनालग, मिश्रित डिजिटल/एनालॉग कम्पोनेन्टहरू विभाजन गर्नुहोस्;
c) प्रत्येक IC चिपको बिजुली आपूर्ति र सिग्नल पिनहरूको स्थितिमा ध्यान दिनुहोस्।
2.2 प्रारम्भिक रूपमा PCB (सामान्य अनुपात 2/1/1) मा डिजिटल, एनालग, र DAA सर्किटहरूको तारिङ क्षेत्र विभाजन गर्नुहोस्, र डिजिटल र एनालग कम्पोनेन्टहरू र तिनीहरूको सम्बन्धित तारहरू सकेसम्म टाढा राख्नुहोस् र तिनीहरूलाई तिनीहरूको सम्बन्धितमा सीमित गर्नुहोस्। तार क्षेत्रहरू।
नोट: जब DAA सर्किटले ठूलो अनुपात ओगटेको छ, त्यहाँ थप नियन्त्रण/स्थिति संकेत ट्रेसहरू यसको तारिङ क्षेत्रबाट गुजरनेछन्, जसलाई स्थानीय नियमहरू अनुसार समायोजन गर्न सकिन्छ, जस्तै कम्पोनेन्ट स्पेसिङ, उच्च भोल्टेज दमन, वर्तमान सीमा, आदि।
२.३ प्रारम्भिक विभाजन पूरा भएपछि, कनेक्टर र ज्याकबाट कम्पोनेन्टहरू राख्न सुरु गर्नुहोस्:
क) प्लग-इनको स्थिति कनेक्टर र ज्याक वरिपरि आरक्षित छ;
ख) कम्पोनेन्टहरू वरिपरि पावर र ग्राउन्ड वायरिङका लागि ठाउँ छोड्नुहोस्;
ग) सकेट वरिपरि सम्बन्धित प्लग-इनको स्थितिलाई अलग गर्नुहोस्।
2.4 पहिलो स्थानमा हाइब्रिड कम्पोनेन्टहरू (जस्तै मोडेम उपकरणहरू, A/D, D/A रूपान्तरण चिपहरू, आदि):
क) कम्पोनेन्टहरूको प्लेसमेन्ट दिशा निर्धारण गर्नुहोस्, र डिजिटल सिग्नल र एनालग सिग्नल पिनहरूलाई तिनीहरूको सम्बन्धित तार क्षेत्रहरू फेस गर्ने प्रयास गर्नुहोस्;
b) कम्पोनेन्टहरू डिजिटल र एनालग सिग्नल रूटिङ क्षेत्रहरूको जंक्शनमा राख्नुहोस्।
2.5 सबै एनालग उपकरणहरू राख्नुहोस्:
क) DAA सर्किटहरू सहित एनालग सर्किट कम्पोनेन्टहरू राख्नुहोस्;
b) एनालग उपकरणहरू एकअर्काको नजिक राखिन्छन् र PCB को छेउमा राखिन्छन् जसमा TXA1, TXA2, RIN, VC, र VREF सिग्नल ट्रेसहरू समावेश हुन्छन्;
c) TXA1, TXA2, RIN, VC, र VREF सिग्नल ट्रेसहरू वरिपरि उच्च-शोर कम्पोनेन्टहरू राख्नबाट बच्नुहोस्;
d) क्रमिक DTE मोड्युलहरूको लागि, DTE EIA/TIA-232-E
श्रृंखला इन्टरफेस संकेतहरूको रिसीभर/ड्राइभर कनेक्टरको सकेसम्म नजिक हुनुपर्छ र प्रत्येक लाइनमा शोर दमन गर्ने यन्त्रहरू, जस्तै चोक कुण्डल र क्यापेसिटरहरू घटाउन/बेवास्ता गर्न उच्च-फ्रिक्वेन्सी घडी संकेत मार्गबाट टाढा हुनुपर्छ।
2.6 डिजिटल कम्पोनेन्टहरू र डिकपलिंग क्यापेसिटरहरू राख्नुहोस्:
क) तारको लम्बाइ कम गर्न डिजिटल कम्पोनेन्टहरू सँगै राखिन्छन्;
b) IC को पावर सप्लाई र ग्राउन्डको बिचमा 0.1uF डिकपलिङ क्यापेसिटर राख्नुहोस्, र EMI कम गर्नका लागि जडान गर्ने तारहरूलाई सकेसम्म छोटो राख्नुहोस्;
c) समानान्तर बस मोड्युलहरूको लागि, कम्पोनेन्टहरू एकअर्काको नजिक छन्
कनेक्टरलाई एप बस इन्टरफेस मानकको पालना गर्न किनारामा राखिएको छ, जस्तै ISA बस लाइनको लम्बाइ 2.5in सम्म सीमित छ;
d) क्रमिक DTE मोड्युलहरूको लागि, इन्टरफेस सर्किट कनेक्टरको नजिक छ;
e) क्रिस्टल ओसिलेटर सर्किट यसको ड्राइभिङ उपकरणको सकेसम्म नजिक हुनुपर्छ।
2.7 प्रत्येक क्षेत्रका ग्राउन्ड तारहरू सामान्यतया ० ओम प्रतिरोधक वा मोतीहरूद्वारा एक वा बढी बिन्दुहरूमा जडान हुन्छन्।
3. संकेत मार्ग
3.1 मोडेम सिग्नल राउटिङमा, आवाजको खतरा हुने सिग्नल लाइनहरू र हस्तक्षेपको लागि संवेदनशील सिग्नल लाइनहरू सकेसम्म टाढा राख्नुपर्छ।यदि यो अपरिहार्य छ भने, अलग गर्न तटस्थ सिग्नल लाइन प्रयोग गर्नुहोस्।
3.2 डिजिटल सिग्नल तारहरू सम्भव भएसम्म डिजिटल सिग्नल तारिङ क्षेत्रमा राख्नु पर्छ;
एनालग सिग्नल तारिङलाई सकेसम्म एनालग सिग्नल तारिङ क्षेत्रमा राख्नु पर्छ;
(आइसोलेसन ट्रेसहरू रुटिङ क्षेत्रबाट बाहिर निस्कनबाट रोक्नको लागि सीमित गर्न पूर्व-राख्न सकिन्छ)
डिजिटल सिग्नल ट्रेसहरू र एनालग सिग्नल ट्रेसहरू क्रस-कप्लिङ कम गर्न लम्बवत हुन्छन्।
3.3 एनालग सिग्नल रूटिङ क्षेत्रमा एनालग सिग्नल ट्रेसहरू सीमित गर्न पृथक ट्रेसहरू (सामान्यतया जमीन) प्रयोग गर्नुहोस्।
ए) एनालग क्षेत्रमा पृथक ग्राउन्ड ट्रेसहरू एनालग सिग्नल तारिङ क्षेत्रको वरिपरि PCB बोर्डको दुबै छेउमा 50-100mil को लाइन चौडाइको साथ व्यवस्थित गरिएको छ;
b) डिजिटल क्षेत्रमा पृथक ग्राउन्ड ट्रेसहरू PCB बोर्डको दुबै छेउमा डिजिटल सिग्नल तारिङ क्षेत्रको वरिपरि घुमाइन्छ, 50-100mil को लाइन चौडाइको साथ, र PCB बोर्डको एक छेउको चौडाइ 200mil हुनुपर्छ।
3.4 समानान्तर बस इन्टरफेस सिग्नल लाइन चौडाइ > 10mil (सामान्यतया 12-15mil), जस्तै /HCS, /HRD, /HWT, /RESET।
3.5 एनालग सिग्नल ट्रेसहरूको लाइन चौडाइ 10mil (सामान्यतया 12-15mil), जस्तै MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT हो।
3.6 अन्य सबै सिग्नल ट्रेसहरू सकेसम्म फराकिलो हुनुपर्छ, लाइन चौडाइ > 5mil (सामान्य रूपमा 10mil), र कम्पोनेन्टहरू बीचको ट्रेसहरू सकेसम्म छोटो हुनुपर्छ (यन्त्रहरू राख्दा पूर्व-विचार विचार गर्नुपर्छ)।
3.7 सम्बन्धित IC लाई बाइपास क्यापेसिटरको लाइन चौडाइ >25mil हुनुपर्छ, र vias को प्रयोग सकेसम्म बेवास्ता गरिनु पर्छ। 3.8 विभिन्न क्षेत्रहरू (जस्तै सामान्य कम-गति नियन्त्रण/स्थिति संकेतहरू) हुँदै जाने सिग्नल लाइनहरू हुनुपर्छ। एक बिन्दु (रुचाइएको) वा दुई बिन्दुमा पृथक जमीन तारहरू पार गर्नुहोस्।यदि ट्रेस केवल एक छेउमा छ भने, पृथक ग्राउन्ड ट्रेस संकेत ट्रेस छोड्न र यसलाई निरन्तर राख्न PCB को अर्को छेउमा जान सक्छ।
3.9 उच्च-फ्रिक्वेन्सी सिग्नल राउटिङको लागि 90-डिग्री कुनाहरू प्रयोग नगर्नुहोस्, र चिकनी आर्क वा 45-डिग्री कुनाहरू प्रयोग गर्नुहोस्।
3.10 उच्च-फ्रिक्वेन्सी सिग्नल रूटिङले जडानहरू मार्फत प्रयोग कम गर्नुपर्छ।
3.11 सबै सिग्नल ट्रेसहरू क्रिस्टल ओसिलेटर सर्किटबाट टाढा राख्नुहोस्।
3.12 उच्च-फ्रिक्वेन्सी सिग्नल राउटिङका लागि, रुटिङका धेरै खण्डहरू एउटै बिन्दुबाट विस्तार भएको अवस्थाबाट बच्न एकल निरन्तर राउटिङ प्रयोग गरिनुपर्छ।
3.13 DAA सर्किटमा, पर्फोरेसन (सबै तहहरू) वरिपरि कम्तिमा 60mil को खाली ठाउँ छोड्नुहोस्।
4. विद्युत आपूर्ति
4.1 पावर जडान सम्बन्ध निर्धारण गर्नुहोस्।
4.2 डिजिटल सिग्नल तारिङ क्षेत्रमा, 0.1uF सिरेमिक क्यापेसिटरसँग समानान्तरमा 10uF इलेक्ट्रोलाइटिक क्यापेसिटर वा ट्यान्टलम क्यापेसिटर प्रयोग गर्नुहोस् र त्यसपछि यसलाई पावर सप्लाई र जमीनको बीचमा जडान गर्नुहोस्।आवाज हस्तक्षेपको कारणले गर्दा पावर स्पाइकहरू रोक्नको लागि एक पावर इनलेट एन्ड र PCB बोर्डको सबैभन्दा टाढाको छेउमा राख्नुहोस्।
4.3 दोहोरो-पक्षीय बोर्डहरूको लागि, पावर खपत सर्किटको रूपमा एउटै तहमा, सर्किटको चारैतिर पावर ट्रेसहरू दुई तिर 200mil को लाइन चौडाइको साथ।(अर्को पक्षलाई डिजिटल ग्राउन्डको रूपमा प्रशोधन गरिनु पर्छ)
4.4 सामान्यतया, पावर ट्रेसहरू पहिले राखिन्छन्, र त्यसपछि सिग्नल ट्रेसहरू राखिन्छन्।
५. जमिन
5.1 डबल-साइड बोर्डमा, डिजिटल र एनालग कम्पोनेन्टहरू (डीएए बाहेक) वरपर र तल प्रयोग नगरिएका क्षेत्रहरू डिजिटल वा एनालग क्षेत्रहरूले भरिएका छन्, र प्रत्येक तहका समान क्षेत्रहरू एकसाथ जोडिएका छन्, र विभिन्न तहहरूको समान क्षेत्रहरू छन्। बहुविध माध्यमहरू मार्फत जडान गरिएको: मोडेम DGND पिन डिजिटल ग्राउन्ड क्षेत्रसँग जोडिएको छ, र AGND पिन एनालग ग्राउन्ड क्षेत्रसँग जोडिएको छ;डिजिटल ग्राउन्ड एरिया र एनालग ग्राउन्ड एरिया सीधा ग्यापद्वारा छुट्याइन्छ।
5.2 चार-तह बोर्डमा, डिजिटल र एनालग ग्राउन्ड क्षेत्रहरू डिजिटल र एनालग कम्पोनेन्टहरू कभर गर्न प्रयोग गर्नुहोस् (DAA बाहेक);मोडेम DGND पिन डिजिटल ग्राउन्ड क्षेत्रसँग जोडिएको छ, र AGND पिन एनालग ग्राउन्ड क्षेत्रसँग जोडिएको छ;डिजिटल ग्राउन्ड एरिया र एनालग ग्राउन्ड एरिया सीधा ग्यापद्वारा छुट्याइयो।
5.3 यदि डिजाइनमा EMI फिल्टर आवश्यक छ भने, इन्टरफेस सकेटमा एक निश्चित ठाउँ आरक्षित हुनुपर्छ।धेरै जसो EMI यन्त्रहरू (मोती/क्यापेसिटरहरू) यस क्षेत्रमा राख्न सकिन्छ;यसमा जोडिएको छ।
5.4 प्रत्येक कार्यात्मक मोड्युलको बिजुली आपूर्ति अलग हुनुपर्छ।कार्यात्मक मोड्युलहरूलाई विभाजन गर्न सकिन्छ: समानान्तर बस इन्टरफेस, डिस्प्ले, डिजिटल सर्किट (SRAM, EPROM, मोडेम) र DAA, आदि। प्रत्येक कार्यात्मक मोड्युलको पावर/ग्राउन्ड पावर/ग्राउन्डको स्रोतमा मात्र जडान गर्न सकिन्छ।
5.5 क्रमिक DTE मोड्युलहरूको लागि, पावर युग्मन कम गर्न डिकपलिंग क्यापेसिटरहरू प्रयोग गर्नुहोस्, र टेलिफोन लाइनहरूको लागि पनि त्यस्तै गर्नुहोस्।
5.6 ग्राउन्ड तार एक बिन्दु मार्फत जोडिएको छ, यदि सम्भव छ भने, मनका प्रयोग गर्नुहोस्;यदि EMI दबाउन आवश्यक छ भने, ग्राउन्ड तारलाई अन्य ठाउँहरूमा जडान गर्न अनुमति दिनुहोस्।
5.7 सबै जमीन तारहरू सकेसम्म चौडा हुनुपर्छ, 25-50mil।
5.8 सबै IC पावर सप्लाई/ग्राउन्ड बीचको क्यापेसिटर ट्रेसहरू सकेसम्म छोटो हुनुपर्छ, र कुनै प्वालहरू प्रयोग गर्नु हुँदैन।
6. क्रिस्टल ओसिलेटर सर्किट
6.1 क्रिस्टल ओसिलेटरको इनपुट/आउटपुट टर्मिनलहरूमा जोडिएका सबै ट्रेसहरू (जस्तै XTLI, XTLO) क्रिस्टलमा ध्वनि हस्तक्षेप र वितरित क्यापेसिटन्सको प्रभावलाई कम गर्न सकेसम्म छोटो हुनुपर्छ।XTLO ट्रेस सकेसम्म छोटो हुनुपर्छ, र झुकाउने कोण 45 डिग्री भन्दा कम हुनु हुँदैन।(किनभने XTLO द्रुत वृद्धि समय र उच्च प्रवाहको साथ चालकसँग जोडिएको छ)
6.2 दोहोरो-पक्षीय बोर्डमा कुनै ग्राउन्ड लेयर छैन, र क्रिस्टल ओसिलेटर क्यापेसिटरको ग्राउन्ड तार सकेसम्म चौडा छोटो तारको साथ यन्त्रमा जडान हुनुपर्छ।
क्रिस्टल ओसिलेटरको नजिकको DGND पिन, र वियासको संख्या कम गर्नुहोस्।
6.3 यदि सम्भव छ भने, क्रिस्टल केस ग्राउन्ड गर्नुहोस्।
6.4 XTLO पिन र क्रिस्टल/क्यापेसिटर नोडको बीचमा १०० ओम रेसिस्टर जडान गर्नुहोस्।
6.5 क्रिस्टल ओसिलेटर क्यापेसिटरको ग्राउन्ड सीधै मोडेमको GND पिनसँग जोडिएको छ।क्यापेसिटरलाई मोडेमको GND पिनमा जडान गर्न ग्राउन्ड एरिया वा ग्राउन्ड ट्रेसहरू प्रयोग नगर्नुहोस्।
7. EIA/TIA-232 इन्टरफेस प्रयोग गरेर स्वतन्त्र मोडेम डिजाइन
7.1 धातु केस प्रयोग गर्नुहोस्।यदि प्लास्टिकको खोल आवश्यक छ भने, धातुको पन्नी भित्र टाँस्नु पर्छ वा EMI कम गर्न प्रवाहकीय सामग्री छर्किनु पर्छ।
7.2 प्रत्येक पावर कर्डमा एउटै ढाँचाको चोकहरू राख्नुहोस्।
7.3 कम्पोनेन्टहरू सँगै राखिएका छन् र EIA/TIA-232 इन्टरफेसको कनेक्टरको नजिक छन्।
7.4 सबै EIA/TIA-232 उपकरणहरू पावर स्रोतबाट पावर/ग्राउन्डमा व्यक्तिगत रूपमा जडान गरिएका छन्।पावर/ग्राउन्डको स्रोत बोर्डमा रहेको पावर इनपुट टर्मिनल वा भोल्टेज रेगुलेटर चिपको आउटपुट टर्मिनल हुनुपर्छ।
7.5 EIA/TIA-232 केबल सिग्नल ग्राउन्ड देखि डिजिटल ग्राउन्ड।
7.6 निम्न अवस्थामा, EIA/TIA-232 केबल ढाल मोडेम खोलमा जडान गर्न आवश्यक छैन;खाली जडान;मनका मार्फत डिजिटल ग्राउन्डमा जोडिएको;EIA/TIA-232 केबल सिधै डिजिटल ग्राउन्डमा जडान हुन्छ जब चुम्बकीय रिंग मोडेम खोलको छेउमा राखिन्छ।
8. VC र VREF सर्किट क्यापेसिटरहरूको तारहरू सकेसम्म छोटो र तटस्थ क्षेत्रमा अवस्थित हुनुपर्छ।
8.1 10uF VC इलेक्ट्रोलाइटिक क्यापेसिटरको सकारात्मक टर्मिनल र 0.1uF VC क्यापेसिटरलाई छुट्टै तार मार्फत मोडेमको VC पिन (PIN24) मा जडान गर्नुहोस्।
8.2 10uF VC इलेक्ट्रोलाइटिक क्यापेसिटरको नकारात्मक टर्मिनल र 0.1uF VC क्यापेसिटरलाई मोडेमको AGND पिन (PIN34) मा बिड मार्फत जडान गर्नुहोस् र स्वतन्त्र तार प्रयोग गर्नुहोस्।
8.3 10uF VREF इलेक्ट्रोलाइटिक क्यापेसिटरको सकारात्मक टर्मिनल र 0.1uF VC क्यापेसिटरलाई छुट्टै तार मार्फत मोडेमको VREF पिन (PIN25) मा जडान गर्नुहोस्।
8.4 10uF VREF इलेक्ट्रोलाइटिक क्यापेसिटरको नकारात्मक टर्मिनल र 0.1uF VC क्यापेसिटरलाई स्वतन्त्र ट्रेस मार्फत मोडेमको VC पिन (PIN24) मा जडान गर्नुहोस्;नोट गर्नुहोस् कि यो 8.1 ट्रेसबाट स्वतन्त्र छ।
VREF ——+——–+
┿ 10u ┿ 0.1u
VC ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ एजीएनडी
प्रयोग गरिएको मोती पूरा गर्नुपर्छ:
प्रतिबाधा = 70W मा 100MHz;;
मूल्याङ्कन गरिएको वर्तमान = 200mA;;
अधिकतम प्रतिरोध = 0.5W।
9. फोन र ह्यान्डसेट इन्टरफेस
9.1 टिप र रिंग बीचको इन्टरफेसमा चोक राख्नुहोस्।
9.2 टेलिफोन लाइनको डिकपलिंग विधि पावर सप्लाईसँग मिल्दोजुल्दो छ, इन्डक्टन्स संयोजन, चोक र क्यापेसिटर थप्ने जस्ता विधिहरू प्रयोग गरेर।यद्यपि, टेलिफोन लाइनको डिकपलिंग बिजुली आपूर्तिको डिकपलिंग भन्दा बढी गाह्रो र अधिक उल्लेखनीय छ।सामान्य अभ्यास भनेको प्रदर्शन/EMI परीक्षण प्रमाणीकरणको समयमा समायोजनको लागि यी उपकरणहरूको स्थिति आरक्षित गर्नु हो।
पोस्ट समय: मे-11-2023