पीसीबी आकृती काढताना कशाकडे लक्ष दिले पाहिजे?

1. सामान्य नियम

1.1 डिजिटल, अॅनालॉग आणि DAA सिग्नल वायरिंग क्षेत्रे PCB वर पूर्व-विभाजित आहेत.
1.2 डिजिटल आणि अॅनालॉग घटक आणि संबंधित वायरिंग शक्य तितक्या विभक्त केल्या पाहिजेत आणि त्यांच्या स्वतःच्या वायरिंग भागात ठेवल्या पाहिजेत.
1.3 हाय-स्पीड डिजिटल सिग्नल ट्रेस शक्य तितक्या लहान असावेत.
1.4 संवेदनशील अॅनालॉग सिग्नल ट्रेस शक्य तितक्या लहान ठेवा.
1.5 शक्ती आणि जमिनीचे वाजवी वितरण.
1.6 DGND, AGND आणि फील्ड वेगळे केले आहेत.
1.7 वीज पुरवठा आणि गंभीर सिग्नल ट्रेससाठी रुंद वायर वापरा.
1.8 डिजिटल सर्किट समांतर बस/सीरियल डीटीई इंटरफेसजवळ ठेवलेले आहे आणि DAA सर्किट टेलिफोन लाइन इंटरफेसजवळ ठेवले आहे.

2. घटक प्लेसमेंट

2.1 सिस्टम सर्किट योजनाबद्ध आकृतीमध्ये:
अ) डिजिटल, अॅनालॉग, डीएए सर्किट्स आणि त्यांच्याशी संबंधित सर्किट्स विभाजित करा;
b) प्रत्येक सर्किटमध्ये डिजिटल, अॅनालॉग, मिश्रित डिजिटल/एनालॉग घटक विभाजित करा;
c) वीज पुरवठा आणि प्रत्येक IC चिपच्या सिग्नल पिनच्या स्थितीकडे लक्ष द्या.
2.2 पीसीबीवरील डिजिटल, अॅनालॉग आणि DAA सर्किट्सचे वायरिंग क्षेत्र प्राथमिकपणे विभाजित करा (सामान्य प्रमाण 2/1/1), आणि डिजिटल आणि अॅनालॉग घटक आणि त्यांच्याशी संबंधित वायरिंग शक्य तितक्या दूर ठेवा आणि त्यांना त्यांच्या संबंधितांपर्यंत मर्यादित करा. वायरिंग क्षेत्रे.
टीप: जेव्हा DAA सर्किट मोठ्या प्रमाणात व्यापते, तेव्हा त्याच्या वायरिंग क्षेत्रातून जाणारे अधिक नियंत्रण/स्थिती सिग्नल ट्रेस असतील, जे स्थानिक नियमांनुसार समायोजित केले जाऊ शकतात, जसे की घटक अंतर, उच्च व्होल्टेज सप्रेशन, वर्तमान मर्यादा इ.
2.3 प्राथमिक विभागणी पूर्ण झाल्यानंतर, कनेक्टर आणि जॅकमधून घटक ठेवणे सुरू करा:
अ) प्लग-इनची स्थिती कनेक्टर आणि जॅकच्या आसपास आरक्षित आहे;
b) घटकांभोवती पॉवर आणि ग्राउंड वायरिंगसाठी जागा सोडा;
c) सॉकेटच्या आसपास संबंधित प्लग-इनची स्थिती बाजूला ठेवा.
2.4 प्रथम स्थान संकरित घटक (जसे की मोडेम उपकरणे, A/D, D/A रूपांतरण चिप्स इ.):
अ) घटकांची प्लेसमेंट दिशा निश्चित करा आणि डिजिटल सिग्नल आणि अॅनालॉग सिग्नल पिन त्यांच्या संबंधित वायरिंग क्षेत्रांना तोंड देण्याचा प्रयत्न करा;
b) डिजिटल आणि अॅनालॉग सिग्नल रूटिंग क्षेत्रांच्या जंक्शनवर घटक ठेवा.
2.5 सर्व अॅनालॉग उपकरणे ठेवा:
अ) डीएए सर्किट्ससह अॅनालॉग सर्किट घटक ठेवा;
b) अॅनालॉग उपकरणे एकमेकांच्या जवळ ठेवली जातात आणि PCB च्या बाजूला ठेवली जातात ज्यामध्ये TXA1, TXA2, RIN, VC आणि VREF सिग्नल ट्रेस समाविष्ट असतात;
c) TXA1, TXA2, RIN, VC आणि VREF सिग्नल ट्रेसभोवती उच्च-आवाज असलेले घटक ठेवणे टाळा;
d) सीरियल DTE मॉड्यूल्ससाठी, DTE EIA/TIA-232-E
मालिका इंटरफेस सिग्नलचा रिसीव्हर/ड्रायव्हर कनेक्टरच्या शक्य तितक्या जवळ असावा आणि चोक कॉइल्स आणि कॅपॅसिटर यांसारख्या प्रत्येक ओळीवर ध्वनी सप्रेशन डिव्हाइसेसचा समावेश कमी/टाळण्यासाठी उच्च-फ्रिक्वेंसी क्लॉक सिग्नल रूटिंगपासून दूर असावा.
2.6 डिजिटल घटक आणि डिकपलिंग कॅपेसिटर ठेवा:
अ) वायरिंगची लांबी कमी करण्यासाठी डिजिटल घटक एकत्र ठेवले जातात;
b) IC चा वीज पुरवठा आणि ग्राउंड दरम्यान 0.1uF डिकपलिंग कॅपेसिटर ठेवा आणि EMI कमी करण्यासाठी कनेक्टिंग वायर शक्य तितक्या लहान ठेवा;
c) समांतर बस मॉड्यूल्ससाठी, घटक एकमेकांच्या जवळ असतात
अनुप्रयोग बस इंटरफेस मानकांचे पालन करण्यासाठी कनेक्टर काठावर ठेवलेला आहे, जसे की ISA बस लाइनची लांबी 2.5in पर्यंत मर्यादित आहे;
डी) सीरियल डीटीई मॉड्यूल्ससाठी, इंटरफेस सर्किट कनेक्टरच्या जवळ आहे;
e) क्रिस्टल ऑसिलेटर सर्किट त्याच्या ड्रायव्हिंग उपकरणाच्या शक्य तितक्या जवळ असावे.
2.7 प्रत्येक क्षेत्राच्या ग्राउंड वायर्स सामान्यतः एक किंवा अधिक बिंदूंवर 0 Ohm रोधक किंवा मण्यांनी जोडल्या जातात.

3. सिग्नल राउटिंग

3.1 मॉडेम सिग्नल राउटिंगमध्ये, आवाजास प्रवण असलेल्या सिग्नल लाईन्स आणि हस्तक्षेपास संवेदनाक्षम सिग्नल लाईन्स शक्य तितक्या दूर ठेवल्या पाहिजेत.ते अपरिहार्य असल्यास, विलग करण्यासाठी तटस्थ सिग्नल लाइन वापरा.
3.2 डिजिटल सिग्नल वायरिंग शक्य तितक्या डिजिटल सिग्नल वायरिंग क्षेत्रात ठेवल्या पाहिजेत;
अॅनालॉग सिग्नल वायरिंग शक्य तितक्या अॅनालॉग सिग्नल वायरिंग क्षेत्रात ठेवल्या पाहिजेत;
(राउटिंग क्षेत्राच्या बाहेर जाण्यापासून ट्रेस टाळण्यासाठी मर्यादेपर्यंत अलगाव ट्रेस आधीच ठेवल्या जाऊ शकतात)
क्रॉस-कप्लिंग कमी करण्यासाठी डिजिटल सिग्नल ट्रेस आणि अॅनालॉग सिग्नल ट्रेस लंब असतात.
3.3 अॅनालॉग सिग्नल राउटिंग क्षेत्रामध्ये अॅनालॉग सिग्नल ट्रेस मर्यादित करण्यासाठी पृथक ट्रेस (सामान्यतः जमिनीवर) वापरा.
अ) अ‍ॅनालॉग क्षेत्रातील विलग ग्राउंड ट्रेस पीसीबी बोर्डच्या दोन्ही बाजूंना अॅनालॉग सिग्नल वायरिंग क्षेत्राभोवती, 50-100mil च्या रेषेच्या रुंदीसह मांडलेले आहेत;
b) डिजिटल एरियामधील पृथक ग्राउंड ट्रेस PCB बोर्डच्या दोन्ही बाजूंच्या डिजिटल सिग्नल वायरिंग क्षेत्राभोवती 50-100mil च्या ओळीच्या रुंदीसह आणि PCB बोर्डच्या एका बाजूची रुंदी 200mil असावी.
3.4 समांतर बस इंटरफेस सिग्नल लाइन रुंदी > 10mil (सामान्यत: 12-15mil), जसे की /HCS, /HRD, /HWT, /RESET.
3.5 अॅनालॉग सिग्नल ट्रेसची रेषा रुंदी >10mil (सामान्यत: 12-15mil), जसे की MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT.
3.6 इतर सर्व सिग्नल ट्रेस शक्य तितक्या रुंद असाव्यात, रेषेची रुंदी >5mil (सर्वसाधारणपणे 10mil) असावी आणि घटकांमधील ट्रेस शक्य तितक्या लहान असाव्यात (डिव्हाइस ठेवताना पूर्व-विचार केला पाहिजे).
3.7 बायपास कॅपॅसिटरची संबंधित IC च्या रेषेची रुंदी >25mil असावी, आणि vias चा वापर शक्य तितका टाळला पाहिजे. 3.8 वेगवेगळ्या भागातून जाणार्‍या सिग्नल लाईन्स (जसे की ठराविक लो-स्पीड कंट्रोल/स्टेटस सिग्नल) एका बिंदूवर (प्राधान्य) किंवा दोन बिंदूंवर वेगळ्या जमिनीच्या तारांमधून जा.जर ट्रेस फक्त एका बाजूला असेल तर, वेगळ्या ग्राउंड ट्रेस पीसीबीच्या दुसऱ्या बाजूला सिग्नल ट्रेस वगळण्यासाठी आणि सतत ठेवण्यासाठी जाऊ शकतात.
3.9 उच्च-फ्रिक्वेंसी सिग्नल रूटिंगसाठी 90-डिग्री कॉर्नर वापरणे टाळा आणि गुळगुळीत आर्क्स किंवा 45-डिग्री कॉर्नर वापरा.
3.10 उच्च-फ्रिक्वेंसी सिग्नल रूटिंगने कनेक्शनद्वारे वापर कमी केला पाहिजे.
3.11 सर्व सिग्नल ट्रेस क्रिस्टल ऑसिलेटर सर्किटपासून दूर ठेवा.
3.12 उच्च-फ्रिक्वेंसी सिग्नल राउटिंगसाठी, राउटिंगचे अनेक विभाग एका बिंदूपासून विस्तारलेले असताना परिस्थिती टाळण्यासाठी एकच सतत राउटिंग वापरावे.
3.13 DAA सर्किटमध्ये, छिद्राभोवती (सर्व स्तर) कमीत कमी 60 मील जागा सोडा.

4. वीज पुरवठा

4.1 वीज कनेक्शन संबंध निश्चित करा.
4.2 डिजिटल सिग्नल वायरिंग क्षेत्रामध्ये, 0.1uF सिरेमिक कॅपेसिटरच्या समांतर 10uF इलेक्ट्रोलाइटिक कॅपेसिटर किंवा टॅंटलम कॅपेसिटर वापरा आणि नंतर वीज पुरवठा आणि जमिनीच्या दरम्यान कनेक्ट करा.पॉवर इनलेटच्या टोकाला आणि पीसीबी बोर्डच्या सर्वात दूरच्या टोकाला एक ठेवा जेणेकरून आवाजाच्या हस्तक्षेपामुळे होणारे पॉवर स्पाइक टाळण्यासाठी.
4.3 दुहेरी बाजू असलेल्या बोर्डांसाठी, पॉवर वापरणाऱ्या सर्किटच्या समान थरात, सर्किटला दोन्ही बाजूंनी 200mil च्या रुंदीच्या पॉवर ट्रेससह वेढून घ्या.(दुसरी बाजू डिजिटल ग्राउंड प्रमाणेच प्रक्रिया केली पाहिजे)
4.4 सामान्यतः, प्रथम पॉवर ट्रेस घातल्या जातात, आणि नंतर सिग्नल ट्रेस घातल्या जातात.

5. जमीन

5.1 दुहेरी बाजू असलेल्या बोर्डमध्ये, डिजिटल आणि अॅनालॉग घटकांच्या आजूबाजूच्या आणि खाली न वापरलेले क्षेत्र (डीएए वगळता) डिजिटल किंवा अॅनालॉग क्षेत्रांनी भरलेले आहेत आणि प्रत्येक स्तराचे समान क्षेत्र एकमेकांशी जोडलेले आहेत आणि वेगवेगळ्या स्तरांचे समान क्षेत्र आहेत. एकाधिक मार्गांद्वारे जोडलेले: मोडेम डीजीएनडी पिन डिजिटल ग्राउंड एरियाशी कनेक्ट केलेले आहे, आणि एजीएनडी पिन अॅनालॉग ग्राउंड एरियाशी कनेक्ट केलेले आहे;डिजिटल ग्राउंड एरिया आणि अॅनालॉग ग्राउंड एरिया एका सरळ अंतराने वेगळे केले जातात.
5.2 फोर-लेयर बोर्डमध्ये, डिजिटल आणि अॅनालॉग घटक (डीएए वगळता) कव्हर करण्यासाठी डिजिटल आणि अॅनालॉग ग्राउंड एरिया वापरा;मॉडेम डीजीएनडी पिन डिजिटल ग्राउंड एरियाशी जोडलेला आहे आणि एजीएनडी पिन अॅनालॉग ग्राउंड एरियाशी जोडलेला आहे;डिजिटल ग्राउंड एरिया आणि अॅनालॉग ग्राउंड एरिया हे सरळ अंतराने वेगळे केले जातात.
5.3 डिझाइनमध्ये EMI फिल्टर आवश्यक असल्यास, इंटरफेस सॉकेटमध्ये एक विशिष्ट जागा राखीव ठेवली पाहिजे.बहुतेक ईएमआय उपकरणे (मणी/कॅपेसिटर) या भागात ठेवता येतात;त्याच्याशी जोडलेले.
5.4 प्रत्येक कार्यात्मक मॉड्यूलचा वीज पुरवठा विभक्त केला पाहिजे.फंक्शनल मॉड्युलमध्ये विभागले जाऊ शकते: समांतर बस इंटरफेस, डिस्प्ले, डिजिटल सर्किट (SRAM, EPROM, मॉडेम) आणि DAA, इ. प्रत्येक फंक्शनल मॉड्यूलची पॉवर/ग्राउंड फक्त पॉवर/ग्राउंडच्या स्त्रोताशी जोडली जाऊ शकते.
5.5 सीरियल DTE मॉड्यूल्ससाठी, पॉवर कपलिंग कमी करण्यासाठी डिकपलिंग कॅपेसिटर वापरा आणि टेलिफोन लाईन्ससाठी तेच करा.
5.6 ग्राउंड वायर एका बिंदूद्वारे जोडलेले आहे, शक्य असल्यास, मणी वापरा;ईएमआय दाबणे आवश्यक असल्यास, ग्राउंड वायरला इतर ठिकाणी जोडण्याची परवानगी द्या.
5.7 सर्व ग्राउंड वायर्स शक्य तितक्या रुंद असाव्यात, 25-50mil.
5.8 सर्व IC पॉवर सप्लाय/ग्राउंडमधील कॅपेसिटरचे ट्रेस शक्य तितके लहान असावेत आणि छिद्रे वापरता कामा नये.

6. क्रिस्टल ऑसिलेटर सर्किट

6.1 क्रिस्टल ऑसिलेटरच्या इनपुट/आउटपुट टर्मिनल्सशी कनेक्ट केलेले सर्व ट्रेस (जसे की XTLI, XTLO) क्रिस्टलवरील आवाज हस्तक्षेप आणि वितरित कॅपेसिटन्सचा प्रभाव कमी करण्यासाठी शक्य तितक्या लहान असावेत.XTLO ट्रेस शक्य तितक्या लहान असावा आणि झुकणारा कोन 45 अंशांपेक्षा कमी नसावा.(कारण XTLO वेगवान वाढीचा वेळ आणि उच्च प्रवाह असलेल्या ड्रायव्हरशी जोडलेला आहे)
6.2 दुहेरी बाजू असलेल्या बोर्डमध्ये ग्राउंड लेयर नाही आणि क्रिस्टल ऑसिलेटर कॅपेसिटरची ग्राउंड वायर शक्य तितक्या रुंद लहान वायरसह डिव्हाइसशी जोडली गेली पाहिजे.
क्रिस्टल ऑसिलेटरच्या सर्वात जवळचा DGND पिन आणि वायसची संख्या कमी करा.
6.3 शक्य असल्यास, क्रिस्टल केस ग्राउंड करा.
6.4 XTLO पिन आणि क्रिस्टल/कॅपॅसिटर नोड दरम्यान 100 Ohm रेझिस्टर कनेक्ट करा.
6.5 क्रिस्टल ऑसिलेटर कॅपेसिटरचा ग्राउंड थेट मोडेमच्या GND पिनशी जोडलेला आहे.कॅपेसिटरला मोडेमच्या GND पिनशी जोडण्यासाठी ग्राउंड एरिया किंवा ग्राउंड ट्रेस वापरू नका.

7. EIA/TIA-232 इंटरफेस वापरून स्वतंत्र मोडेम डिझाइन

7.1 मेटल केस वापरा.प्लॅस्टिकच्या कवचाची आवश्यकता असल्यास, धातूचे फॉइल आत चिकटवावे किंवा EMI कमी करण्यासाठी प्रवाहकीय सामग्रीची फवारणी करावी.
7.2 प्रत्येक पॉवर कॉर्डवर समान पॅटर्नचे चोक ठेवा.
7.3 घटक एकत्र ठेवलेले आहेत आणि EIA/TIA-232 इंटरफेसच्या कनेक्टरच्या जवळ आहेत.
7.4 सर्व EIA/TIA-232 उपकरणे स्वतंत्रपणे उर्जा स्त्रोतापासून पॉवर/ग्राउंडशी जोडलेली आहेत.पॉवर/ग्राउंडचा स्रोत बोर्डवरील पॉवर इनपुट टर्मिनल किंवा व्होल्टेज रेग्युलेटर चिपचे आउटपुट टर्मिनल असावे.
7.5 EIA/TIA-232 केबल सिग्नल ग्राउंड ते डिजिटल ग्राउंड.
7.6 खालील प्रकरणांमध्ये, EIA/TIA-232 केबल शील्डला मोडेम शेलशी जोडण्याची आवश्यकता नाही;रिक्त कनेक्शन;मणीद्वारे डिजिटल ग्राउंडशी जोडलेले;जेव्हा मॉडेम शेलजवळ चुंबकीय रिंग ठेवली जाते तेव्हा EIA/TIA-232 केबल थेट डिजिटल ग्राउंडशी जोडली जाते.

8. व्हीसी आणि व्हीआरईएफ सर्किट कॅपेसिटरचे वायरिंग शक्य तितके लहान असावे आणि तटस्थ भागात स्थित असावे.

8.1 10uF VC इलेक्ट्रोलाइटिक कॅपेसिटरचे पॉझिटिव्ह टर्मिनल आणि 0.1uF VC कॅपेसिटर मोडेमच्या VC पिनला (PIN24) वेगळ्या वायरद्वारे कनेक्ट करा.
8.2 10uF VC इलेक्ट्रोलाइटिक कॅपेसिटरचे ऋण टर्मिनल आणि 0.1uF VC कॅपेसिटर मोडेमच्या AGND पिनला (PIN34) मणीद्वारे कनेक्ट करा आणि स्वतंत्र वायर वापरा.
8.3 10uF VREF इलेक्ट्रोलाइटिक कॅपेसिटरचे पॉझिटिव्ह टर्मिनल आणि 0.1uF VC कॅपेसिटर मोडेमच्या VREF पिनला (PIN25) वेगळ्या वायरद्वारे कनेक्ट करा.
8.4 10uF VREF इलेक्ट्रोलाइटिक कॅपेसिटरचे नकारात्मक टर्मिनल आणि 0.1uF VC कॅपेसिटर स्वतंत्र ट्रेसद्वारे मोडेमच्या VC पिन (PIN24) शी कनेक्ट करा;लक्षात ठेवा की ते 8.1 ट्रेसपासून स्वतंत्र आहे.
VREF ——+——–+
┿ 10u ┿ 0.1u
कुलगुरू ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ एजीएनडी
वापरलेले मणी पूर्ण केले पाहिजे:
प्रतिबाधा = 70W वर 100MHz;;
रेट केलेले वर्तमान = 200mA;;
कमाल प्रतिकार = 0.5W.

9. फोन आणि हँडसेट इंटरफेस

9.1 टीप आणि रिंगमधील इंटरफेसवर चोक ठेवा.
9.2 टेलिफोन लाईनची डिकपलिंग पद्धत वीज पुरवठ्यासारखीच आहे, इंडक्टन्स कॉम्बिनेशन, चोक आणि कॅपेसिटर जोडणे यासारख्या पद्धती वापरून.तथापि, वीज पुरवठ्याच्या डीकपलिंगपेक्षा टेलिफोन लाइनचे डीकपलिंग अधिक कठीण आणि अधिक लक्षात घेण्यासारखे आहे.कार्यप्रदर्शन/EMI चाचणी प्रमाणन दरम्यान समायोजनासाठी या उपकरणांची स्थिती राखून ठेवणे ही सामान्य पद्धत आहे.