70 प्रश्न आणि उत्तरे, PCB ला पीक डिझाइनवर जाऊ द्या

पीसीबी (मुद्रित सर्किट बोर्ड), चिनी नाव मुद्रित सर्किट बोर्ड आहे, ज्याला मुद्रित सर्किट बोर्ड देखील म्हणतात, हा एक महत्त्वाचा इलेक्ट्रॉनिक घटक आहे, इलेक्ट्रॉनिक घटकांसाठी एक आधार आहे आणि इलेक्ट्रॉनिक घटकांच्या विद्युत कनेक्शनसाठी एक वाहक आहे.कारण ते इलेक्ट्रॉनिक प्रिंटिंग वापरून बनवले जाते, त्याला "मुद्रित" सर्किट बोर्ड म्हणतात.

1. पीसीबी बोर्ड कसा निवडायचा?
पीसीबी बोर्डाच्या निवडीने डिझाइन आवश्यकता पूर्ण करणे, मोठ्या प्रमाणात उत्पादन आणि खर्च यांच्यात संतुलन राखणे आवश्यक आहे.डिझाइन आवश्यकतांमध्ये विद्युत आणि यांत्रिक दोन्ही घटक असतात.अतिशय हाय-स्पीड PCB बोर्ड (GHz पेक्षा जास्त वारंवारता) डिझाइन करताना सहसा ही सामग्री समस्या अधिक महत्त्वाची असते.

उदाहरणार्थ, आज सामान्यतः वापरले जाणारे FR-4 साहित्य कदाचित योग्य नसेल कारण अनेक GHz च्या वारंवारतेवर डायलेक्ट्रिक नुकसान सिग्नल क्षीणतेवर खूप प्रभाव पाडेल.जोपर्यंत विजेचा संबंध आहे, त्याकडे लक्ष देणे आवश्यक आहे की डायलेक्ट्रिक स्थिरांक (डायलेक्ट्रिक स्थिरांक) आणि डायलेक्ट्रिक नुकसान डिझाइन केलेल्या वारंवारतेसाठी योग्य आहे की नाही.

2. उच्च वारंवारता हस्तक्षेप कसा टाळायचा?
उच्च-वारंवारता हस्तक्षेप टाळण्याची मूळ कल्पना म्हणजे उच्च-फ्रिक्वेंसी सिग्नल इलेक्ट्रोमॅग्नेटिक फील्डचा हस्तक्षेप कमी करणे, ज्याला तथाकथित क्रॉसस्टॉक (क्रॉसस्टॉक) म्हणतात.तुम्ही हाय-स्पीड सिग्नल आणि अॅनालॉग सिग्नलमधील अंतर वाढवू शकता किंवा अॅनालॉग सिग्नलच्या पुढे ग्राउंड गार्ड/शंट ट्रेस जोडू शकता.डिजिटल ग्राउंड ते अॅनालॉग ग्राउंडच्या आवाजाच्या हस्तक्षेपाकडे देखील लक्ष द्या.

3. हाय-स्पीड डिझाइनमध्ये, सिग्नल अखंडतेची समस्या कशी सोडवायची?
सिग्नल अखंडता ही मुळात प्रतिबाधा जुळणीची बाब आहे.प्रतिबाधा जुळण्यावर परिणाम करणार्‍या घटकांमध्ये सिग्नल स्त्रोताची रचना आणि आउटपुट प्रतिबाधा, ट्रेसची वैशिष्ट्यपूर्ण प्रतिबाधा, लोड एंडची वैशिष्ट्ये आणि ट्रेसची टोपोलॉजी यांचा समावेश होतो.टर्मिनेशनवर अवलंबून राहणे आणि वायरिंगचे टोपोलॉजी समायोजित करणे हा उपाय आहे.

4. विभेदक वितरण पद्धत कशी साकारली जाते?
विभेदक जोडीच्या वायरिंगमध्ये लक्ष देण्यासारखे दोन मुद्दे आहेत.एक म्हणजे दोन ओळींची लांबी शक्य तितकी लांब असावी.दोन समांतर मार्ग आहेत, एक म्हणजे दोन रेषा एकाच वायरिंग लेयरवर (शेजारी-बाजूने) चालतात आणि दुसरा म्हणजे दोन रेषा वरच्या आणि खालच्या समीप स्तरांवर (ओव्हर-अंडर) चालतात.साधारणपणे, पूर्वीचे शेजारी (शेजारी, शेजारी) अनेक प्रकारे वापरले जाते.

5. फक्त एक आउटपुट टर्मिनल असलेल्या घड्याळ सिग्नल लाइनसाठी, विभेदक वायरिंग कसे लागू करावे?
विभेदक वायरिंग वापरण्यासाठी, हे फक्त अर्थपूर्ण आहे की सिग्नल स्त्रोत आणि प्राप्तकर्ता हे दोन्ही विभेदक सिग्नल आहेत.त्यामुळे फक्त एकाच आउटपुटसह घड्याळ सिग्नलसाठी विभेदक वायरिंग वापरणे शक्य नाही.

6. रिसिव्हिंग एंडवर डिफरन्शियल लाइन जोड्यांमध्ये मॅचिंग रेझिस्टर जोडता येईल का?
रिसिव्हिंग एंडवरील डिफरेंशियल लाइन जोड्यांमधील जुळणारा प्रतिकार सहसा जोडला जातो आणि त्याचे मूल्य विभेदक प्रतिबाधाच्या मूल्यासारखे असावे.अशा प्रकारे सिग्नलची गुणवत्ता चांगली होईल.

7. विभेदक जोड्यांची वायरिंग जवळ आणि समांतर का असावी?
विभेदक जोड्यांचे रूटिंग योग्यरित्या जवळ आणि समांतर असावे.तथाकथित योग्य समीपता आहे कारण अंतर विभेदक प्रतिबाधाच्या मूल्यावर परिणाम करेल, जे विभेदक जोडी डिझाइन करण्यासाठी एक महत्त्वाचे पॅरामीटर आहे.विभेदक प्रतिबाधाची सातत्य राखण्याच्या गरजेमुळे देखील समांतरतेची आवश्यकता आहे.जर दोन ओळी दूर किंवा जवळ असतील तर, विभेदक प्रतिबाधा विसंगत असेल, ज्यामुळे सिग्नल अखंडता (सिग्नल अखंडता) आणि वेळ विलंब (वेळ विलंब) प्रभावित होईल.

8. वास्तविक वायरिंगमधील काही सैद्धांतिक संघर्षांना कसे सामोरे जावे
मूलभूतपणे, अॅनालॉग/डिजिटल ग्राउंड वेगळे करणे योग्य आहे.हे लक्षात घ्यावे की सिग्नलचे ट्रेस शक्य तितक्या विभाजित ठिकाणी (खंदक) ओलांडू नयेत आणि वीज पुरवठा आणि सिग्नलचा रिटर्न करंट मार्ग (परत येणारा चालू मार्ग) खूप मोठा होऊ नये.

क्रिस्टल ऑसिलेटर एक अॅनालॉग पॉझिटिव्ह फीडबॅक ऑसिलेशन सर्किट आहे.स्थिर दोलन सिग्नल मिळविण्यासाठी, ते लूप गेन आणि फेजच्या वैशिष्ट्यांची पूर्तता करणे आवश्यक आहे.तथापि, या अॅनालॉग सिग्नलचे दोलन तपशील सहजपणे विस्कळीत होते आणि ग्राउंड गार्ड ट्रेस जोडणे देखील हस्तक्षेप पूर्णपणे वेगळे करू शकत नाही.आणि जर ते खूप दूर असेल तर, ग्राउंड प्लेनवरील आवाज देखील सकारात्मक फीडबॅक ऑसिलेशन सर्किटवर परिणाम करेल.म्हणून, क्रिस्टल ऑसिलेटर आणि चिपमधील अंतर शक्य तितके जवळ असणे आवश्यक आहे.

खरंच, हाय-स्पीड राउटिंग आणि ईएमआय आवश्यकतांमध्ये बरेच विरोधाभास आहेत.परंतु मूळ तत्त्व असे आहे की EMI मुळे जोडलेले प्रतिरोधक आणि कॅपेसिटर किंवा फेराइट मणी सिग्नलची काही विद्युत वैशिष्ट्ये वैशिष्ट्ये पूर्ण करण्यात अयशस्वी होऊ शकत नाहीत.त्यामुळे, ईएमआय समस्या सोडवण्यासाठी किंवा कमी करण्यासाठी वायरिंग आणि पीसीबी स्टॅकिंगची व्यवस्था करण्याच्या तंत्रांचा वापर करणे चांगले आहे, जसे की हाय-स्पीड सिग्नलला आतील लेयरमध्ये रूट करणे.शेवटी, सिग्नलचे नुकसान कमी करण्यासाठी रेझिस्टर कॅपेसिटर किंवा फेराइट मणी वापरा.

9. मॅन्युअल वायरिंग आणि हाय-स्पीड सिग्नलच्या स्वयंचलित वायरिंगमधील विरोधाभास कसे सोडवायचे?
अधिक मजबूत राउटिंग सॉफ्टवेअरच्या स्वयंचलित राउटरने आता राउटिंग पद्धत आणि व्हिअसची संख्या नियंत्रित करण्यासाठी मर्यादा सेट केल्या आहेत.विविध EDA कंपन्यांच्या वाइंडिंग इंजिन क्षमता आणि अडथळ्यांच्या परिस्थितीच्या सेटिंग आयटममध्ये कधीकधी खूप फरक असतो.
उदाहरणार्थ, सर्प सापांच्या मार्गावर नियंत्रण ठेवण्यासाठी पुरेशी मर्यादा आहेत का, विभेदक जोड्यांमधील अंतर नियंत्रित केले जाऊ शकते, इत्यादी.स्वयंचलित राउटिंगद्वारे प्राप्त केलेली राउटिंग पद्धत डिझायनरच्या कल्पना पूर्ण करू शकते की नाही यावर याचा परिणाम होईल.
याव्यतिरिक्त, वायरिंग मॅन्युअली समायोजित करण्याच्या अडचणीचा देखील विंडिंग इंजिनच्या क्षमतेशी पूर्ण संबंध आहे.उदाहरणार्थ, ट्रेसची ढकलण्याची क्षमता, वायसची पुशता आणि तांब्यापर्यंत ट्रेसची ढकलण्याची क्षमता इ. म्हणून, मजबूत वळण इंजिन क्षमता असलेले राउटर निवडणे हा उपाय आहे.

10. चाचणी कूपन बद्दल.
उत्पादित PCB चे वैशिष्ट्यपूर्ण प्रतिबाधा TDR (टाइम डोमेन रिफ्लेक्टोमीटर) सह डिझाइन आवश्यकता पूर्ण करते की नाही हे मोजण्यासाठी चाचणी कूपन वापरले जाते.सामान्यतः, नियंत्रित केल्या जाणार्‍या प्रतिबाधाची दोन प्रकरणे असतात: एकल रेषा आणि एक विभेदक जोडी.म्हणून, चाचणी कूपनवरील रेषेची रुंदी आणि रेषेतील अंतर (जेव्हा विभेदक जोड्या असतात) नियंत्रित करायच्या रेषांप्रमाणेच असाव्यात.
मापन करताना सर्वात महत्वाची गोष्ट म्हणजे ग्राउंड पॉईंटची स्थिती.ग्राउंड लीड (ग्राउंड लीड) चे इंडक्टन्स व्हॅल्यू कमी करण्यासाठी, ज्या ठिकाणी TDR प्रोब (प्रोब) ग्राउंड केले जाते ते ठिकाण सहसा सिग्नल मोजले जाते त्या ठिकाणाच्या अगदी जवळ असते (प्रोब टीप).म्हणून, चाचणी कूपनवर सिग्नल मोजला जाणारा बिंदू आणि ग्राउंड पॉइंटमधील अंतर आणि पद्धत वापरलेल्या प्रोबशी जुळण्यासाठी

11. हाय-स्पीड पीसीबी डिझाइनमध्ये, सिग्नल लेयरचे रिक्त क्षेत्र तांबेने झाकले जाऊ शकते, परंतु ग्राउंडिंग आणि वीज पुरवठ्यावर अनेक सिग्नल स्तरांचे तांबे कसे वितरित केले जावे?
सामान्यतः, रिकाम्या जागेतील बहुतेक तांबे जमिनीवर असतात.हाय-स्पीड सिग्नल लाइनच्या पुढे तांबे जमा करताना फक्त तांबे आणि सिग्नल लाइनमधील अंतराकडे लक्ष द्या, कारण जमा केलेला तांबे ट्रेसचा वैशिष्ट्यपूर्ण अडथळा थोडा कमी करेल.दुहेरी पट्टी रेषेच्या संरचनेसारख्या इतर स्तरांच्या वैशिष्ट्यपूर्ण प्रतिबाधावर परिणाम होणार नाही याची देखील काळजी घ्या.

12. पॉवर प्लेनच्या वरच्या सिग्नल लाइनच्या वैशिष्ट्यपूर्ण प्रतिबाधाची गणना करण्यासाठी मायक्रोस्ट्रिप लाइन मॉडेल वापरणे शक्य आहे का?स्ट्रिपलाइन मॉडेल वापरून पॉवर आणि ग्राउंड प्लेनमधील सिग्नलची गणना केली जाऊ शकते का?
होय, वैशिष्ट्यपूर्ण प्रतिबाधाची गणना करताना पॉवर प्लेन आणि ग्राउंड प्लेन या दोन्हीचा संदर्भ विमान म्हणून विचार केला पाहिजे.उदाहरणार्थ, चार-लेयर बोर्ड: टॉप लेयर-पॉवर लेयर-ग्राउंड लेयर-बॉटम लेयर.यावेळी, टॉप लेयर ट्रेसच्या वैशिष्ट्यपूर्ण प्रतिबाधाचे मॉडेल म्हणजे पॉवर प्लेनसह संदर्भ विमान म्हणून मायक्रोस्ट्रिप लाइन मॉडेल.

13. सर्वसाधारणपणे, उच्च-घनतेच्या मुद्रित बोर्डवर सॉफ्टवेअरद्वारे चाचणी बिंदूंची स्वयंचलित निर्मिती मोठ्या प्रमाणात उत्पादनाच्या चाचणी आवश्यकता पूर्ण करू शकते?
सामान्य सॉफ्टवेअरद्वारे स्वयंचलितपणे व्युत्पन्न केलेले चाचणी बिंदू चाचणी आवश्यकता पूर्ण करतात की नाही हे चाचणी गुण जोडण्यासाठीची वैशिष्ट्ये चाचणी उपकरणांच्या आवश्यकता पूर्ण करतात की नाही यावर अवलंबून असते.याव्यतिरिक्त, जर वायरिंग खूप दाट असेल आणि चाचणी बिंदू जोडण्यासाठी तपशील तुलनेने कठोर असेल तर, ओळीच्या प्रत्येक विभागात स्वयंचलितपणे चाचणी बिंदू जोडणे शक्य होणार नाही.अर्थात, चाचणी घ्यायची ठिकाणे व्यक्तिचलितपणे भरणे आवश्यक आहे.

14. चाचणी बिंदू जोडल्याने हाय-स्पीड सिग्नलच्या गुणवत्तेवर परिणाम होईल का?
त्याचा सिग्नलच्या गुणवत्तेवर परिणाम होईल की नाही, हे चाचणी बिंदू जोडण्याच्या मार्गावर आणि सिग्नल किती वेगवान आहे यावर अवलंबून आहे.मूलभूतपणे, अतिरिक्त चाचणी बिंदू (चाचणी बिंदू म्हणून विद्यमान द्वारे किंवा DIP पिन वापरत नाही) रेषेत जोडले जाऊ शकतात किंवा ओळीतून बाहेर काढले जाऊ शकतात.पूर्वीचे एक लहान कॅपेसिटर ऑनलाइन जोडण्यासारखे आहे, तर नंतरचे अतिरिक्त शाखा आहे.
या दोन परिस्थिती हाय-स्पीड सिग्नलवर कमी-अधिक प्रमाणात परिणाम करतील आणि प्रभावाची डिग्री सिग्नलच्या वारंवारता गती आणि सिग्नलच्या किनारी दर (एज रेट) शी संबंधित आहे.प्रभावाचा आकार सिम्युलेशनद्वारे ओळखला जाऊ शकतो.तत्वतः, चाचणी बिंदू जितका लहान असेल तितका चांगला (अर्थात, ते चाचणी उपकरणांच्या आवश्यकता देखील पूर्ण करणे आवश्यक आहे).शाखा जितकी लहान असेल तितके चांगले.

15. अनेक पीसीबी एक प्रणाली तयार करतात, बोर्डांमधील जमिनीच्या तारा कशा जोडल्या पाहिजेत?
जेव्हा विविध PCB बोर्ड्समधील सिग्नल किंवा पॉवर एकमेकांशी जोडलेले असतात, उदाहरणार्थ, बोर्ड A मध्ये पॉवर असते किंवा बोर्ड B ला पाठवलेले सिग्नल असतात, तेव्हा जमिनीच्या थरापासून बोर्ड A पर्यंत समान प्रमाणात प्रवाह वाहणे आवश्यक आहे (हे आहे किर्चॉफ वर्तमान कायदा).
या निर्मितीवरील विद्युत् प्रवाहाला परत वाहण्यासाठी कमीत कमी प्रतिकाराची जागा मिळेल.त्यामुळे, ग्राउंड प्लेनला नियुक्त केलेल्या पिनची संख्या प्रत्येक इंटरफेसवर खूप कमी नसावी, मग तो वीजपुरवठा किंवा सिग्नल असला तरीही, त्यामुळे अडथळा कमी करण्यासाठी, ज्यामुळे जमिनीवरील विमानातील आवाज कमी होऊ शकतो.
याव्यतिरिक्त, संपूर्ण वर्तमान लूपचे विश्लेषण करणे देखील शक्य आहे, विशेषत: मोठ्या प्रवाहासह भाग, आणि विद्युत प्रवाह नियंत्रित करण्यासाठी निर्मिती किंवा ग्राउंड वायरची कनेक्शन पद्धत समायोजित करणे देखील शक्य आहे (उदाहरणार्थ, कुठेतरी कमी प्रतिबाधा तयार करा, जेणेकरून या ठिकाणाहून बहुतेक विद्युत प्रवाह), इतर अधिक संवेदनशील सिग्नलवरील प्रभाव कमी करा.

16. तुम्ही हाय-स्पीड पीसीबी डिझाइनवरील काही परदेशी तांत्रिक पुस्तके आणि डेटा सादर करू शकता?
आता हाय-स्पीड डिजिटल सर्किट्स संप्रेषण नेटवर्क आणि कॅल्क्युलेटर यांसारख्या संबंधित क्षेत्रात वापरली जातात.संप्रेषण नेटवर्क्सच्या बाबतीत, PCB बोर्डची ऑपरेटिंग वारंवारता GHz पर्यंत पोहोचली आहे आणि माझ्या माहितीनुसार स्टॅक केलेल्या स्तरांची संख्या 40 लेयर्स इतकी आहे.
कॅल्क्युलेटरशी संबंधित अनुप्रयोग देखील चिप्सच्या प्रगतीमुळे आहेत.सामान्य पीसी असो किंवा सर्व्हर (सर्व्हर), बोर्डवरील कमाल ऑपरेटिंग वारंवारता 400MHz (जसे की Rambus) पर्यंत पोहोचली आहे.
हाय-स्पीड आणि हाय-डेन्सिटी रूटिंग आवश्यकतांच्या प्रतिसादात, अंध/बरीड व्हिया, मिरक्रोव्हिया आणि बिल्ड-अप प्रक्रिया तंत्रज्ञानाची मागणी हळूहळू वाढत आहे.या डिझाइन आवश्यकता उत्पादकांद्वारे मोठ्या प्रमाणात उत्पादनासाठी उपलब्ध आहेत.

17. दोन वारंवार संदर्भित वैशिष्ट्यपूर्ण प्रतिबाधा सूत्रे:
मायक्रोस्ट्रिप लाइन (मायक्रोस्ट्रिप) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] जेथे W ही रेषेची रुंदी आहे, T ही ट्रेसची तांबे जाडी आहे आणि H आहे ट्रेसपासून संदर्भ विमानापर्यंतचे अंतर, Er हे PCB सामग्रीचे डायलेक्ट्रिक स्थिरांक (डायलेक्ट्रिक स्थिरांक) आहे.हे सूत्र फक्त 0.1≤(W/H)≤2.0 आणि 1≤(Er)≤15 असताना लागू केले जाऊ शकते.
स्ट्रिपलाइन (स्ट्रिपलाइन) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} जेथे, H हे दोन संदर्भ समतलांमधील अंतर आहे आणि ट्रेस मध्यभागी स्थित आहे दोन संदर्भ विमाने.हे सूत्र केवळ W/H≤0.35 आणि T/H≤0.25 तेव्हाच लागू केले जाऊ शकते.

18. विभेदक सिग्नल लाईनच्या मध्यभागी ग्राउंड वायर जोडता येईल का?
सामान्यतः, अंतर सिग्नलच्या मध्यभागी ग्राउंड वायर जोडता येत नाही.कारण डिफरेंशियल सिग्नल्सच्या ऍप्लिकेशन तत्त्वाचा सर्वात महत्त्वाचा मुद्दा म्हणजे डिफरेंशियल सिग्नल्समधील परस्पर जोडणी (कपलिंग) द्वारे आणलेल्या फायद्यांचा लाभ घेणे, जसे की फ्लक्स कॅन्सलेशन, नॉइज इम्युनिटी इ. जर मध्यभागी ग्राउंड वायर जोडली गेली तर, कपलिंग प्रभाव नष्ट होईल.

19. कठोर-फ्लेक्स बोर्ड डिझाइनसाठी विशेष डिझाइन सॉफ्टवेअर आणि वैशिष्ट्यांची आवश्यकता आहे का?
लवचिक मुद्रित सर्किट (FPC) सामान्य पीसीबी डिझाइन सॉफ्टवेअरसह डिझाइन केले जाऊ शकते.FPC उत्पादकांसाठी उत्पादन करण्यासाठी Gerber स्वरूप देखील वापरा.

20. पीसीबी आणि केसचे ग्राउंडिंग पॉइंट योग्यरित्या निवडण्याचे तत्त्व काय आहे?
PCB आणि शेलचा ग्राउंड पॉईंट निवडण्याचे तत्व म्हणजे रिटर्न करंट (रिटर्निंग करंट) साठी कमी-प्रतिबाधा मार्ग प्रदान करण्यासाठी आणि रिटर्न करंटचा मार्ग नियंत्रित करण्यासाठी चेसिस ग्राउंडचा वापर करणे.उदाहरणार्थ, सामान्यत: उच्च-फ्रिक्वेंसी डिव्हाइस किंवा घड्याळ जनरेटरच्या जवळ, पीसीबीचा ग्राउंड लेयर चेसिस ग्राउंडशी जोडला जाऊ शकतो ज्यामुळे संपूर्ण चालू लूपचे क्षेत्र कमी करण्यासाठी स्क्रू निश्चित केले जाऊ शकतात, ज्यामुळे इलेक्ट्रोमॅग्नेटिक रेडिएशन कमी होते.

21. सर्किट बोर्ड DEBUG साठी आपण कोणत्या पैलूंपासून सुरुवात करावी?
जोपर्यंत डिजिटल सर्किट्सचा संबंध आहे, प्रथम क्रमाने तीन गोष्टी निश्चित करा:
1. डिझाईनसाठी सर्व पुरवठा मूल्यांचे आकार असल्याचे सत्यापित करा.एकाधिक पॉवर सप्लाय असलेल्या काही सिस्टीमना ठराविक पॉवर सप्लायच्या ऑर्डर आणि गतीसाठी काही विशिष्ट वैशिष्ट्यांची आवश्यकता असू शकते.
2. सर्व घड्याळ सिग्नल फ्रिक्वेन्सी योग्यरितीने काम करत आहेत आणि सिग्नलच्या कडांवर कोणत्याही नॉन-मोनोटोनिक समस्या नाहीत याची पडताळणी करा.
3. रीसेट सिग्नल विनिर्देश आवश्यकता पूर्ण करते की नाही याची पुष्टी करा.जर हे सर्व सामान्य असतील तर, चिपने पहिल्या चक्राचा (सायकल) सिग्नल पाठवला पाहिजे.पुढे, सिस्टम ऑपरेशन तत्त्व आणि बस प्रोटोकॉलनुसार डीबग करा.

22. जेव्हा सर्किट बोर्डचा आकार निश्चित केला जातो तेव्हा, डिझाइनमध्ये अधिक कार्ये सामावून घेण्याची आवश्यकता असल्यास, पीसीबीची ट्रेस घनता वाढवणे आवश्यक असते, परंतु यामुळे ट्रेसचा परस्पर हस्तक्षेप वाढू शकतो, आणि त्याच वेळी, प्रतिबाधा वाढवण्यासाठी ट्रेस खूप पातळ आहेत.हे कमी केले जाऊ शकत नाही, कृपया तज्ञ उच्च-गती (≥100MHz) उच्च-घनता पीसीबी डिझाइनमधील कौशल्ये सादर कराल?

हाय-स्पीड आणि हाय-डेन्सिटी पीसीबीची रचना करताना, क्रॉसस्टॉक हस्तक्षेपावर विशेष लक्ष दिले पाहिजे कारण त्याचा वेळेवर आणि सिग्नलच्या अखंडतेवर मोठा प्रभाव पडतो.

येथे लक्ष देण्यासारख्या काही गोष्टी आहेत:

ट्रेस वैशिष्ट्यपूर्ण प्रतिबाधाची सातत्य आणि जुळणी नियंत्रित करा.

ट्रेस अंतराचा आकार.साधारणपणे, अनेकदा दिसणारे अंतर हे रेषेच्या रुंदीच्या दुप्पट असते.टाइमिंग आणि सिग्नल अखंडतेवर ट्रेस स्पेसिंगचा प्रभाव सिम्युलेशनद्वारे ओळखला जाऊ शकतो आणि किमान सहन करण्यायोग्य अंतर शोधले जाऊ शकते.परिणाम चिप ते चिप बदलू शकतात.

योग्य समाप्ती पद्धत निवडा.

वरच्या आणि खालच्या समीप स्तरांवरील ट्रेसची समान दिशा टाळा किंवा अगदी वरच्या आणि खालच्या ट्रेसला ओव्हरलॅप करा, कारण या प्रकारचे क्रॉसस्टॉक समान स्तरावरील समीपच्या ट्रेसपेक्षा मोठे आहे.

ट्रेस एरिया वाढवण्यासाठी आंधळा/बरीड व्हिया वापरा.परंतु पीसीबी बोर्डाचा उत्पादन खर्च वाढेल.वास्तविक अंमलबजावणीमध्ये संपूर्ण समांतरता आणि समान लांबी प्राप्त करणे खरोखर कठीण आहे, परंतु तरीही ते शक्य तितके करणे आवश्यक आहे.

याव्यतिरिक्त, वेळ आणि सिग्नल अखंडतेवरील प्रभाव कमी करण्यासाठी भिन्नता समाप्ती आणि सामान्य-मोड समाप्ती राखून ठेवली जाऊ शकते.

23. एनालॉग पॉवर सप्लायमधील फिल्टर बहुतेकदा एलसी सर्किट असतो.पण कधीकधी LC RC पेक्षा कमी प्रभावीपणे फिल्टर का करतात?
LC आणि RC फिल्टर इफेक्ट्सची तुलना करताना फिल्टर केले जाणारे फ्रिक्वेन्सी बँड आणि इंडक्टन्स व्हॅल्यूची निवड योग्य आहे का याचा विचार केला पाहिजे.कारण इंडक्टरची प्रेरक अभिक्रिया (प्रतिक्रिया) इंडक्टन्स मूल्य आणि वारंवारता यांच्याशी संबंधित आहे.
जर वीज पुरवठ्याची आवाज वारंवारता कमी असेल आणि इंडक्टन्स मूल्य पुरेसे मोठे नसेल, तर फिल्टरिंग प्रभाव RC इतका चांगला असू शकत नाही.तथापि, आरसी फिल्टरिंग वापरण्यासाठी द्यावी लागणारी किंमत अशी आहे की प्रतिरोधक स्वतःच शक्ती नष्ट करतो, कमी कार्यक्षम आहे आणि निवडलेला प्रतिरोधक किती शक्ती हाताळू शकतो यावर लक्ष देतो.

24. फिल्टर करताना इंडक्टन्स आणि कॅपेसिटन्स व्हॅल्यू निवडण्याची पद्धत काय आहे?
आपण फिल्टर करू इच्छित आवाज वारंवारता व्यतिरिक्त, इंडक्टन्स मूल्याची निवड तात्काळ प्रवाहाच्या प्रतिसाद क्षमतेचा देखील विचार करते.जर LC च्या आउटपुट टर्मिनलला तात्काळ मोठा करंट आउटपुट करण्याची संधी असेल, तर खूप मोठे इंडक्टन्स व्हॅल्यू इंडक्टरमधून वाहणार्‍या मोठ्या विद्युत् प्रवाहाच्या गतीला अडथळा आणेल आणि लहरी आवाज वाढवेल.कॅपॅसिटन्स मूल्य रिपल नॉइज स्पेसिफिकेशन व्हॅल्यूच्या आकाराशी संबंधित आहे जे सहन केले जाऊ शकते.
रिपल नॉइज व्हॅल्यूची आवश्यकता जितकी लहान असेल तितकी कॅपेसिटर व्हॅल्यू जास्त असेल.कॅपेसिटरच्या ESR/ESL वर देखील परिणाम होईल.याव्यतिरिक्त, LC स्विचिंग रेग्युलेशन पॉवरच्या आउटपुटवर ठेवल्यास, नकारात्मक फीडबॅक कंट्रोल लूपच्या स्थिरतेवर LC द्वारे व्युत्पन्न केलेल्या पोल/झिरोच्या प्रभावाकडे लक्ष देणे देखील आवश्यक आहे..

25. जास्त खर्चाचा दबाव न आणता शक्य तितक्या EMC आवश्यकता कशा पूर्ण करायच्या?
PCB वर EMC मुळे वाढलेली किंमत सामान्यतः शिल्डिंग प्रभाव वाढविण्यासाठी जमिनीच्या थरांच्या संख्येत वाढ झाल्यामुळे आणि फेराइट बीड, चोक आणि इतर उच्च-फ्रिक्वेंसी हार्मोनिक सप्रेशन उपकरणे जोडल्यामुळे होते.याव्यतिरिक्त, संपूर्ण सिस्टमला EMC आवश्यकता पूर्ण करण्यासाठी इतर यंत्रणांवर संरक्षण संरचनांना सहकार्य करणे आवश्यक आहे.सर्किटद्वारे व्युत्पन्न होणारा इलेक्ट्रोमॅग्नेटिक रेडिएशन इफेक्ट कमी करण्यासाठी खालील फक्त काही PCB बोर्ड डिझाइन टिपा आहेत.

सिग्नलद्वारे व्युत्पन्न होणारे उच्च-फ्रिक्वेंसी घटक कमी करण्यासाठी शक्य तितक्या कमी वेगाचे साधन निवडा.

उच्च-फ्रिक्वेंसी घटकांच्या प्लेसमेंटकडे लक्ष द्या, बाह्य कनेक्टरच्या अगदी जवळ नाही.

हाय-फ्रिक्वेंसी रिफ्लेक्शन आणि रेडिएशन कमी करण्यासाठी हाय-स्पीड सिग्नल, वायरिंग लेयर आणि त्याचा रिटर्न करंट पाथ (रिटर्न करंट पाथ) यांच्या प्रतिबाधा जुळण्याकडे लक्ष द्या.

पॉवर आणि ग्राउंड प्लेनवर आवाज कमी करण्यासाठी प्रत्येक डिव्हाइसच्या पॉवर पिनवर पुरेसे आणि योग्य डिकपलिंग कॅपेसिटर ठेवा.कॅपेसिटरची वारंवारता प्रतिसाद आणि तापमान वैशिष्ट्ये डिझाइन आवश्यकता पूर्ण करतात की नाही यावर विशेष लक्ष द्या.

बाह्य कनेक्टरजवळील जमीन योग्यरित्या निर्मितीपासून विभक्त केली जाऊ शकते आणि कनेक्टरची जमीन जवळच्या चेसिस ग्राउंडशी जोडली गेली पाहिजे.

काही विशेषतः हाय-स्पीड सिग्नल्सच्या पुढे ग्राउंड गार्ड/शंट ट्रेस योग्यरित्या वापरा.परंतु ट्रेसच्या वैशिष्ट्यपूर्ण प्रतिबाधावर गार्ड/शंट ट्रेसच्या प्रभावाकडे लक्ष द्या.

पॉवर लेयर निर्मितीपेक्षा 20H आवक आहे आणि H हे पॉवर लेयर आणि निर्मितीमधील अंतर आहे.

26. जेव्हा एका PCB बोर्डमध्ये अनेक डिजिटल/एनालॉग फंक्शन ब्लॉक्स असतात, तेव्हा डिजिटल/एनालॉग ग्राउंड वेगळे करणे ही सामान्य पद्धत आहे.कारण काय आहे?
डिजिटल/अ‍ॅनालॉग ग्राउंड वेगळे करण्याचे कारण म्हणजे डिजिटल सर्किट उच्च आणि कमी क्षमतांमध्ये स्विच करताना वीज पुरवठा आणि जमिनीवर आवाज निर्माण करेल.आवाजाची तीव्रता सिग्नलचा वेग आणि विद्युत् प्रवाहाच्या तीव्रतेशी संबंधित आहे.जर ग्राउंड प्लेन विभाजित नसेल आणि डिजिटल क्षेत्रातील सर्किटद्वारे निर्माण होणारा आवाज मोठा असेल आणि अॅनालॉग क्षेत्रातील सर्किट अगदी जवळ असेल, तरीही डिजिटल आणि अॅनालॉग सिग्नल ओलांडत नसले तरीही अॅनालॉग सिग्नलमध्ये व्यत्यय येईल. जमिनीच्या आवाजाने.म्हणजेच, डिजिटल आणि अॅनालॉग ग्राउंड्सचे विभाजन न करण्याची पद्धत केवळ तेव्हाच वापरली जाऊ शकते जेव्हा अॅनालॉग सर्किट क्षेत्र डिजिटल सर्किट क्षेत्रापासून खूप दूर असेल ज्यामुळे मोठा आवाज निर्माण होतो.

27. डिजिटल/अ‍ॅनालॉग वेगळे मांडणी आणि डिजिटल/अ‍ॅनालॉग सिग्नल लाईन्स एकमेकांना ओलांडत नाहीत, संपूर्ण PCB बोर्ड विभागलेला नाही, आणि डिजिटल/अ‍ॅनालॉग ग्राउंड या ग्राउंड प्लेनशी जोडलेला आहे याची खात्री करणे हा दुसरा दृष्टिकोन आहे.मुद्दा काय आहे?
डिजिटल-एनालॉग सिग्नल ट्रेस ओलांडू शकत नाहीत ही आवश्यकता आहे कारण किंचित वेगवान डिजिटल सिग्नलचा रिटर्न करंट पाथ (रिटर्न करंट पाथ) ट्रेसच्या तळाशी जमिनीवर डिजिटल सिग्नलच्या स्त्रोताकडे परत जाण्याचा प्रयत्न करेल.क्रॉस, रिटर्न करंटद्वारे व्युत्पन्न होणारा आवाज अॅनालॉग सर्किट क्षेत्रामध्ये दिसून येईल.

28. हाय-स्पीड पीसीबी डिझाइनचे योजनाबद्ध आकृती तयार करताना प्रतिबाधा जुळण्याच्या समस्येचा विचार कसा करावा?
हाय-स्पीड पीसीबी सर्किट्स डिझाइन करताना, प्रतिबाधा जुळणी हे डिझाइन घटकांपैकी एक आहे.प्रतिबाधा मूल्याचा राउटिंग पद्धतीशी पूर्ण संबंध असतो, जसे की पृष्ठभागाच्या स्तरावर चालणे (मायक्रोस्ट्रिप) किंवा आतील स्तर (स्ट्रिपलाइन/डबल स्ट्रिपलाइन), संदर्भ स्तरापासून अंतर (पॉवर लेयर किंवा ग्राउंड लेयर), ट्रेस रुंदी, पीसीबी साहित्य, इ. दोन्ही ट्रेसच्या वैशिष्ट्यपूर्ण प्रतिबाधा मूल्यावर परिणाम करतील.
असे म्हणायचे आहे की, प्रतिबाधाचे मूल्य केवळ वायरिंगनंतरच निश्चित केले जाऊ शकते.सामान्य सिम्युलेशन सॉफ्टवेअर लाइन मॉडेलच्या मर्यादेमुळे किंवा वापरलेल्या गणितीय अल्गोरिदममुळे काही वायरिंग अटींचा विचार करू शकणार नाही.यावेळी, केवळ काही टर्मिनेटर (टर्मिनेशन), जसे की मालिका प्रतिरोधक, योजनाबद्ध आकृतीवर आरक्षित केले जाऊ शकतात.ट्रेस प्रतिबाधा खंडित होण्याचा प्रभाव कमी करण्यासाठी.वायरिंग करताना प्रतिबाधा खंडित होण्यापासून दूर राहण्याचा प्रयत्न करणे हा या समस्येचा खरा मूलभूत उपाय आहे.

29. मी अधिक अचूक IBIS मॉडेल लायब्ररी कोठे देऊ शकतो?
IBIS मॉडेलची अचूकता सिम्युलेशन परिणामांवर थेट परिणाम करते.मूलभूतपणे, IBIS हा वास्तविक चिप I/O बफरच्या समतुल्य सर्किटचा विद्युत वैशिष्ट्यपूर्ण डेटा म्हणून ओळखला जाऊ शकतो, जो सामान्यतः SPICE मॉडेलमध्ये रूपांतरित करून मिळवता येतो आणि SPICE च्या डेटाचा चिप उत्पादनाशी पूर्ण संबंध असतो, त्यामुळे समान उपकरण वेगवेगळ्या चिप उत्पादकांद्वारे प्रदान केले जाते.SPICE मधील डेटा वेगळा आहे आणि रूपांतरित IBIS मॉडेलमधील डेटा देखील त्यानुसार वेगळा असेल.
असे म्हणायचे आहे की, जर निर्माता A ची उपकरणे वापरली गेली, तर केवळ त्यांच्याकडे त्यांच्या उपकरणांचा अचूक मॉडेल डेटा प्रदान करण्याची क्षमता असते, कारण त्यांची उपकरणे कोणत्या प्रक्रियेपासून बनविली जातात हे त्यांच्यापेक्षा चांगले कोणीही जाणत नाही.निर्मात्याने प्रदान केलेले IBIS चुकीचे असल्यास, निर्मात्याला सतत सुधारणा करण्यास सांगणे हा एकमेव उपाय आहे.

30. हाय-स्पीड पीसीबी डिझाईन करताना, डिझायनर्सनी कोणत्या पैलूंवरून EMC आणि EMI चे नियम विचारात घेतले पाहिजेत?
सर्वसाधारणपणे, EMI/EMC डिझाइनमध्ये रेडिएटेड आणि आयोजित दोन्ही पैलूंचा विचार करणे आवश्यक आहे.पहिला उच्च वारंवारता भाग (≥30MHz) चा आहे आणि नंतरचा कमी वारंवारता भाग (≤30MHz) चा आहे.
म्हणून आपण फक्त उच्च वारंवारतेकडे लक्ष देऊ शकत नाही आणि कमी वारंवारता भागाकडे दुर्लक्ष करू शकत नाही.चांगल्या EMI/EMC डिझाइनमध्ये लेआउटच्या सुरुवातीला डिव्हाइसची स्थिती, PCB स्टॅकची व्यवस्था, महत्त्वाच्या कनेक्शनचा मार्ग, डिव्हाइसची निवड इत्यादी विचारात घेणे आवश्यक आहे.अगोदरच चांगली व्यवस्था नसेल तर नंतर सोडवता येईल अर्ध्या मेहनतीने दुप्पट परिणाम मिळेल आणि खर्च वाढेल.
उदाहरणार्थ, घड्याळ जनरेटरची स्थिती शक्य तितक्या बाह्य कनेक्टरच्या जवळ नसावी, हाय-स्पीड सिग्नल शक्य तितक्या आतील स्तरावर जावे आणि वैशिष्ट्यपूर्ण प्रतिबाधा जुळण्याच्या निरंतरतेकडे लक्ष द्यावे आणि रिफ्लेक्शन कमी करण्यासाठी रेफरन्स लेयर, आणि डिकपलिंग/बायपास कॅपेसिटर निवडताना, त्याची वारंवारता प्रतिसाद कमी करण्यासाठी आवश्यकता पूर्ण करते की नाही याकडे लक्ष द्या. पॉवर प्लेन आवाज.
याव्यतिरिक्त, रेडिएशन कमी करण्यासाठी लूप क्षेत्र शक्य तितके लहान करण्यासाठी उच्च-फ्रिक्वेंसी सिग्नल करंटच्या परतीच्या मार्गाकडे लक्ष द्या (म्हणजे, लूप प्रतिबाधा शक्य तितक्या लहान आहे).फॉर्मेशन विभाजित करून उच्च-फ्रिक्वेंसी आवाजाची श्रेणी नियंत्रित करणे देखील शक्य आहे.शेवटी, पीसीबीचा ग्राउंडिंग पॉइंट आणि केस (चेसिस ग्राउंड) योग्यरित्या निवडा.

31. EDA साधने कशी निवडावी?
सध्याच्या पीसीबी डिझाइन सॉफ्टवेअरमध्ये, थर्मल विश्लेषण हा एक मजबूत मुद्दा नाही, म्हणून ते वापरण्याची शिफारस केलेली नाही.इतर फंक्शन्स 1.3.4 साठी, तुम्ही PADS किंवा Cadence निवडू शकता आणि कामगिरी आणि किंमत गुणोत्तर चांगले आहे.PLD डिझाईनमधील नवशिक्या PLD चिप निर्मात्यांद्वारे प्रदान केलेल्या एकात्मिक वातावरणाचा वापर करू शकतात आणि दहा लाखांपेक्षा जास्त गेट्स डिझाइन करताना सिंगल-पॉइंट टूल्सचा वापर केला जाऊ शकतो.

32. कृपया हाय-स्पीड सिग्नल प्रोसेसिंग आणि ट्रान्समिशनसाठी योग्य EDA सॉफ्टवेअरची शिफारस करा.
पारंपारिक सर्किट डिझाइनसाठी, INNOVEDA चे PADS खूप चांगले आहे आणि तेथे जुळणारे सिम्युलेशन सॉफ्टवेअर आहेत आणि या प्रकारच्या डिझाइनमध्ये बहुतेक वेळा 70% अनुप्रयोग असतात.हाय-स्पीड सर्किट डिझाइन, अॅनालॉग आणि डिजिटल मिक्स्ड सर्किट्ससाठी, कॅडन्स सोल्यूशन हे चांगले कार्यप्रदर्शन आणि किंमत असलेले सॉफ्टवेअर असावे.अर्थात, मेंटॉरची कामगिरी अजूनही खूप चांगली आहे, विशेषतः त्याचे डिझाइन प्रक्रिया व्यवस्थापन सर्वोत्तम असावे.

33. पीसीबी बोर्डच्या प्रत्येक लेयरच्या अर्थाचे स्पष्टीकरण
टॉपओव्हरले —- टॉप-लेव्हल डिव्हाइसचे नाव, ज्याला टॉप सिल्कस्क्रीन किंवा टॉप कंपोनंट लीजेंड असेही म्हणतात, जसे की R1 C5,
IC10.bottomoverlay–तसेच मल्टीलेयर—–तुम्ही 4-लेयर बोर्ड डिझाईन केल्यास, तुम्ही फ्री पॅड ठेवलात किंवा द्वारे, त्याला मल्टीले म्हणून परिभाषित केले, तर त्याचे पॅड आपोआप 4 लेयर्सवर दिसून येईल, जर तुम्ही ते फक्त टॉप लेयर म्हणून परिभाषित केले असेल, नंतर त्याचा पॅड फक्त वरच्या थरावर दिसेल.

34. 2G वरील उच्च-फ्रिक्वेंसी पीसीबीच्या डिझाइन, राउटिंग आणि लेआउटमध्ये कोणत्या पैलूंवर लक्ष दिले पाहिजे?
2G वरील उच्च-फ्रिक्वेंसी पीसीबी रेडिओ फ्रिक्वेंसी सर्किट्सच्या डिझाइनशी संबंधित आहेत आणि उच्च-स्पीड डिजिटल सर्किट डिझाइनच्या चर्चेच्या कक्षेत नाहीत.आरएफ सर्किटचे लेआउट आणि रूटिंग योजनाबद्ध आकृतीसह एकत्रितपणे विचारात घेतले पाहिजे, कारण लेआउट आणि राउटिंग वितरण प्रभावांना कारणीभूत ठरतील.
शिवाय, आरएफ सर्किट डिझाइनमधील काही निष्क्रिय उपकरणे पॅरामेट्रिक परिभाषा आणि विशेष-आकाराच्या कॉपर फॉइलद्वारे साकारली जातात.म्हणून, पॅरामेट्रिक साधने प्रदान करण्यासाठी आणि विशेष-आकाराचे तांबे फॉइल संपादित करण्यासाठी EDA साधने आवश्यक आहेत.
मेंटॉरच्या बोर्डस्टेशनमध्ये एक समर्पित RF डिझाइन मॉड्यूल आहे जे या आवश्यकता पूर्ण करते.शिवाय, सामान्य रेडिओ फ्रिक्वेन्सी डिझाईनसाठी विशेष रेडिओ फ्रिक्वेन्सी सर्किट विश्लेषण साधने आवश्यक आहेत, उद्योगातील सर्वात प्रसिद्ध म्हणजे एजिलेंट्स ईईसॉफ्ट, ज्याचा मेंटरच्या साधनांसह चांगला इंटरफेस आहे.

35. 2G वरील उच्च-फ्रिक्वेंसी पीसीबी डिझाइनसाठी, मायक्रोस्ट्रिप डिझाइनने कोणते नियम पाळले पाहिजेत?
आरएफ मायक्रोस्ट्रिप लाइन्सच्या डिझाइनसाठी, ट्रान्समिशन लाइन पॅरामीटर्स काढण्यासाठी 3D फील्ड विश्लेषण साधने वापरणे आवश्यक आहे.या फील्ड एक्सट्रॅक्शन टूलमध्ये सर्व नियम निर्दिष्ट केले पाहिजेत.

36. सर्व डिजिटल सिग्नल्स असलेल्या PCB साठी, बोर्डवर 80MHz घड्याळ स्त्रोत आहे.वायर जाळी (ग्राउंडिंग) वापरण्याव्यतिरिक्त, पुरेशी ड्रायव्हिंग क्षमता सुनिश्चित करण्यासाठी संरक्षणासाठी कोणत्या प्रकारचे सर्किट वापरावे?
घड्याळाची ड्रायव्हिंग क्षमता सुनिश्चित करण्यासाठी, ते संरक्षणाद्वारे लक्षात येऊ नये.साधारणपणे, घड्याळाचा वापर चिप चालवण्यासाठी केला जातो.घड्याळ ड्राइव्ह क्षमतेबद्दल सामान्य चिंता एकाधिक घड्याळ भारांमुळे होते.एका घड्याळाच्या सिग्नलला अनेकांमध्ये रूपांतरित करण्यासाठी क्लॉक ड्रायव्हर चिप वापरली जाते आणि पॉइंट-टू-पॉइंट कनेक्शन स्वीकारले जाते.ड्रायव्हर चिप निवडताना, ते मूलत: लोडशी जुळते आणि सिग्नल एज आवश्यकता पूर्ण करते याची खात्री करण्याव्यतिरिक्त (सामान्यत: घड्याळ हा एक किनार-प्रभावी सिग्नल असतो), सिस्टम वेळेची गणना करताना, ड्रायव्हरमधील घड्याळाचा विलंब चिप खात्यात घेणे आवश्यक आहे.

37. जर वेगळा घड्याळ सिग्नल बोर्ड वापरला असेल, तर घड्याळ सिग्नलच्या प्रसारणावर कमी परिणाम होत असल्याची खात्री करण्यासाठी सामान्यतः कोणत्या प्रकारचा इंटरफेस वापरला जातो?
घड्याळाचा सिग्नल जितका लहान असेल तितका ट्रान्समिशन लाइन इफेक्ट कमी होईल.स्वतंत्र घड्याळ सिग्नल बोर्ड वापरल्याने सिग्नल राउटिंगची लांबी वाढेल.आणि मंडळाचा ग्राउंड वीज पुरवठा देखील एक समस्या आहे.लांब-अंतराच्या प्रसारणासाठी, विभेदक सिग्नल वापरण्याची शिफारस केली जाते.एल आकार ड्राइव्ह क्षमता आवश्यकता पूर्ण करू शकतो, परंतु आपले घड्याळ खूप वेगवान नाही, हे आवश्यक नाही.

38, 27M, SDRAM क्लॉक लाईन (80M-90M), या क्लॉक लाईन्सचे दुसरे आणि तिसरे हार्मोनिक्स फक्त VHF बँडमध्ये आहेत आणि रिसिव्हिंग एंडमधून उच्च वारंवारता आत गेल्यानंतर हस्तक्षेप खूप मोठा आहे.रेषेची लांबी कमी करण्याव्यतिरिक्त, इतर कोणते चांगले मार्ग आहेत?

जर तिसरा हार्मोनिक मोठा असेल आणि दुसरा हार्मोनिक लहान असेल, तर त्याचे कारण सिग्नल ड्यूटी सायकल 50% आहे, कारण या प्रकरणात, सिग्नलमध्ये अगदी हार्मोनिक्स नसतात.यावेळी, सिग्नल ड्यूटी सायकलमध्ये बदल करणे आवश्यक आहे.याव्यतिरिक्त, जर घड्याळ सिग्नल दिशाहीन असेल तर, स्त्रोत समाप्ती मालिका जुळणी सामान्यतः वापरली जाते.हे घड्याळाच्या काठाच्या दरावर परिणाम न करता दुय्यम प्रतिबिंब दडपते.स्त्रोताच्या शेवटी जुळणारे मूल्य खालील चित्रातील सूत्र वापरून मिळवता येते.

39. वायरिंगचे टोपोलॉजी काय आहे?
टोपोलॉजी, काहींना रूटिंग ऑर्डर देखील म्हणतात.मल्टी-पोर्ट कनेक्ट केलेल्या नेटवर्कच्या वायरिंग ऑर्डरसाठी.

40. सिग्नलची अखंडता सुधारण्यासाठी वायरिंगचे टोपोलॉजी कसे समायोजित करावे?
या प्रकारची नेटवर्क सिग्नल दिशा अधिक क्लिष्ट आहे, कारण एक-मार्ग, द्वि-मार्ग सिग्नल आणि वेगवेगळ्या स्तरांच्या सिग्नलसाठी, टोपोलॉजीचे वेगवेगळे प्रभाव आहेत आणि सिग्नल गुणवत्तेसाठी कोणते टोपोलॉजी फायदेशीर आहे हे सांगणे कठीण आहे.शिवाय, प्री-सिम्युलेशन करताना, कोणते टोपोलॉजी वापरायचे हे अभियंत्यांना खूप मागणी आहे आणि सर्किट तत्त्वे, सिग्नलचे प्रकार आणि अगदी वायरिंगच्या अडचणी समजून घेणे आवश्यक आहे.

41. स्टॅकअपची व्यवस्था करून EMI समस्या कशा कमी करायच्या?
सर्व प्रथम, सिस्टममधून ईएमआयचा विचार केला पाहिजे आणि एकट्या पीसीबी समस्या सोडवू शकत नाही.EMI साठी, मला वाटते की स्टॅकिंग हे मुख्यतः सर्वात लहान सिग्नल रिटर्न पाथ प्रदान करणे, कपलिंग क्षेत्र कमी करणे आणि विभेदक मोड हस्तक्षेप दडपण्यासाठी आहे.याव्यतिरिक्त, ग्राउंड लेयर आणि पॉवर लेयर घट्ट जोडलेले आहेत, आणि एक्स्टेंशन पॉवर लेयरपेक्षा योग्यरित्या मोठे आहे, जे कॉमन-मोड हस्तक्षेप दाबण्यासाठी चांगले आहे.

42. तांबे का घातले जाते?
साधारणपणे, तांबे घालण्याची अनेक कारणे आहेत.
1. EMC.मोठ्या क्षेत्राच्या ग्राउंडसाठी किंवा वीज पुरवठा तांब्यासाठी, ते संरक्षणाची भूमिका बजावेल आणि काही विशेष, जसे की PGND, संरक्षणात्मक भूमिका बजावतील.
2. पीसीबी प्रक्रिया आवश्यकता.साधारणपणे, इलेक्ट्रोप्लेटिंग किंवा लॅमिनेशनचा प्रभाव विकृत न होता सुनिश्चित करण्यासाठी, तांबे पीसीबीच्या थरावर कमी वायरिंगसह घातला जातो.
3. सिग्नल अखंडता आवश्यकता, उच्च-फ्रिक्वेंसी डिजिटल सिग्नलला संपूर्ण परतीचा मार्ग द्या आणि DC नेटवर्कची वायरिंग कमी करा.अर्थात, उष्णता नष्ट होण्याची कारणे देखील आहेत, विशेष उपकरणांच्या स्थापनेसाठी तांबे घालणे आवश्यक आहे, इत्यादी.

43. सिस्टममध्ये, dsp आणि pld समाविष्ट आहेत, वायरिंग करताना कोणत्या समस्यांकडे लक्ष दिले पाहिजे?
तुमच्या सिग्नल रेटचे वायरिंगच्या लांबीचे गुणोत्तर पहा.जर ट्रान्समिशन लाइनवरील सिग्नलचा विलंब सिग्नल बदलाच्या काठाच्या वेळेशी तुलना करता येतो, तर सिग्नल अखंडतेची समस्या विचारात घेतली पाहिजे.याव्यतिरिक्त, एकाधिक DSP साठी, घड्याळ आणि डेटा सिग्नल रूटिंग टोपोलॉजी देखील सिग्नल गुणवत्ता आणि वेळेवर परिणाम करेल, ज्याकडे लक्ष देणे आवश्यक आहे.

44. प्रोटेल टूल वायरिंग व्यतिरिक्त, इतर चांगली साधने आहेत का?
टूल्ससाठी, PROTEL व्यतिरिक्त, अनेक वायरिंग टूल्स आहेत, जसे की MENTOR's WG2000, EN2000 मालिका आणि powerpcb, Cadence's allegro, zuken's cadstar, cr5000, इ. प्रत्येकाची स्वतःची ताकद आहे.

४५. "सिग्नल रिटर्न पाथ" म्हणजे काय?
सिग्नल रिटर्न पाथ, म्हणजेच रिटर्न करंट.जेव्हा हाय-स्पीड डिजिटल सिग्नल प्रसारित केला जातो, तेव्हा सिग्नल पीसीबी ट्रान्समिशन लाइनच्या बाजूने ड्रायव्हरकडून लोडकडे वाहतो आणि नंतर लोड जमिनीच्या बाजूने ड्रायव्हरच्या टोकाकडे किंवा सर्वात लहान मार्गाने वीज पुरवठ्याकडे परत येतो.
जमिनीवर किंवा वीज पुरवठ्यावरील या रिटर्न सिग्नलला सिग्नल रिटर्न पाथ म्हणतात.डॉ. जॉन्सन यांनी त्यांच्या पुस्तकात स्पष्ट केले आहे की उच्च-फ्रिक्वेंसी सिग्नल ट्रान्समिशन ही प्रत्यक्षात ट्रान्समिशन लाइन आणि डीसी लेयर दरम्यान सँडविच केलेले डायलेक्ट्रिक कॅपेसिटन्स चार्ज करण्याची प्रक्रिया आहे.SI काय विश्‍लेषित करते ते या संलग्नकाचे इलेक्ट्रोमॅग्नेटिक गुणधर्म आणि त्यांच्यामधील जोडणी आहे.

46. ​​कनेक्टर्सवर SI विश्लेषण कसे करावे?
IBIS3.2 तपशीलामध्ये, कनेक्टर मॉडेलचे वर्णन आहे.साधारणपणे EBD मॉडेल वापरा.जर ते एक विशेष बोर्ड असेल, जसे की बॅकप्लेन, एक SPICE मॉडेल आवश्यक आहे.तुम्ही मल्टी-बोर्ड सिम्युलेशन सॉफ्टवेअर (HYPERLYNX किंवा IS_multiboard) देखील वापरू शकता.मल्टी-बोर्ड सिस्टम तयार करताना, कनेक्टर्सचे वितरण पॅरामीटर्स इनपुट करा, जे सामान्यतः कनेक्टर मॅन्युअलमधून प्राप्त केले जातात.अर्थात, ही पद्धत पुरेशी अचूक नसेल, परंतु जोपर्यंत ती स्वीकार्य श्रेणीत असेल तोपर्यंत.

47. समाप्तीच्या पद्धती काय आहेत?
टर्मिनेशन (टर्मिनल), ज्याला मॅचिंग असेही म्हणतात.साधारणपणे, जुळणार्‍या स्थितीनुसार, ते सक्रिय एंड मॅचिंग आणि टर्मिनल मॅचिंगमध्ये विभागले गेले आहे.त्यापैकी, स्त्रोत जुळणी हे सामान्यतः रेझिस्टर मालिका जुळणारे असते आणि टर्मिनल जुळणी सामान्यतः समांतर जुळणी असते.रेझिस्टर पुल-अप, रेझिस्टर पुल-डाउन, थेवेनिन मॅचिंग, एसी मॅचिंग आणि स्कॉटकी डायोड मॅचिंग यासह अनेक मार्ग आहेत.

48. कोणते घटक संपुष्टात येण्याचा मार्ग (जुळणारे) ठरवतात?
जुळणारी पद्धत सामान्यतः BUFFER वैशिष्ट्ये, टोपोलॉजी परिस्थिती, स्तर प्रकार आणि निर्णय पद्धतींद्वारे निर्धारित केली जाते आणि सिग्नल ड्यूटी सायकल आणि सिस्टम उर्जा वापराचा देखील विचार केला पाहिजे.

49. संपुष्टात येण्याच्या मार्गाचे (जुळण्याचे) नियम काय आहेत?
डिजिटल सर्किट्समधील सर्वात गंभीर समस्या म्हणजे वेळेची समस्या.जुळणी जोडण्याचा उद्देश सिग्नल गुणवत्ता सुधारणे आणि निर्णयाच्या क्षणी निश्चित सिग्नल प्राप्त करणे हा आहे.पातळीच्या प्रभावी सिग्नलसाठी, स्थापना आणि होल्डिंग वेळ सुनिश्चित करण्याच्या आधारावर सिग्नलची गुणवत्ता स्थिर आहे;विलंबित प्रभावी सिग्नलसाठी, सिग्नल विलंब मोनोटोनिसिटी सुनिश्चित करण्याच्या आधारावर, सिग्नल बदलण्याची विलंब गती आवश्यकता पूर्ण करते.Mentor ICX उत्पादनाच्या पाठ्यपुस्तकात जुळण्याबाबत काही साहित्य आहे.
याव्यतिरिक्त, "हाय स्पीड डिजिटल डिझाईन अ हँड बुक ऑफ ब्लॅकमॅजिक" मध्ये टर्मिनलला समर्पित एक धडा आहे, जो इलेक्ट्रोमॅग्नेटिक लहरींच्या तत्त्वापासून सिग्नल अखंडतेवर जुळण्याच्या भूमिकेचे वर्णन करतो, ज्याचा वापर संदर्भासाठी केला जाऊ शकतो.

50. मी यंत्राच्या लॉजिक फंक्शनचे अनुकरण करण्यासाठी डिव्हाइसचे IBIS मॉडेल वापरू शकतो का?नसल्यास, सर्किटचे बोर्ड-स्तर आणि सिस्टम-स्तरीय सिम्युलेशन कसे केले जाऊ शकते?
IBIS मॉडेल हे वर्तणूक पातळीचे मॉडेल आहेत आणि ते कार्यात्मक सिम्युलेशनसाठी वापरले जाऊ शकत नाहीत.फंक्शनल सिम्युलेशनसाठी, SPICE मॉडेल किंवा इतर संरचनात्मक-स्तरीय मॉडेल आवश्यक आहेत.

51. डिजिटल आणि अॅनालॉग सहअस्तित्व असलेल्या प्रणालीमध्ये, दोन प्रक्रिया पद्धती आहेत.एक म्हणजे डिजिटल ग्राउंडला अॅनालॉग ग्राउंडपासून वेगळे करणे.मणी जोडलेले आहेत, परंतु वीज पुरवठा विभक्त केलेला नाही;दुसरे म्हणजे अॅनालॉग पॉवर सप्लाय आणि डिजिटल पॉवर सप्लाय वेगळे केले गेले आहेत आणि FB सह कनेक्ट केलेले आहेत आणि ग्राउंड एक युनिफाइड ग्राउंड आहे.मी श्री ली यांना विचारू इच्छितो की या दोन पद्धतींचा परिणाम सारखाच आहे का?

हे तत्त्वतः समान आहे असे म्हटले पाहिजे.कारण पॉवर आणि ग्राउंड हे उच्च-फ्रिक्वेंसी सिग्नल्सच्या समतुल्य आहेत.

अॅनालॉग आणि डिजिटल भागांमधील फरक ओळखण्याचा उद्देश अँटी-हस्तक्षेपासाठी आहे, प्रामुख्याने डिजिटल सर्किट्सचा अॅनालॉग सर्किट्समध्ये हस्तक्षेप करणे.तथापि, विभाजनामुळे अपूर्ण सिग्नल रिटर्न पथ होऊ शकतो, ज्यामुळे डिजिटल सिग्नलच्या सिग्नल गुणवत्तेवर परिणाम होतो आणि सिस्टमच्या EMC गुणवत्तेवर परिणाम होतो.

त्यामुळे, कोणते विमान विभागलेले असले तरीही, सिग्नल रिटर्नचा मार्ग मोठा केला आहे की नाही आणि रिटर्न सिग्नल सामान्य कार्यरत सिग्नलमध्ये किती हस्तक्षेप करते यावर अवलंबून आहे.आता काही मिश्र डिझाइन्स देखील आहेत, वीज पुरवठा आणि जमिनीचा विचार न करता, लेआउट आणि वायरिंग डिजिटल भागानुसार आणि क्रॉस-रिजनल सिग्नल टाळण्यासाठी अॅनालॉग भागानुसार वेगळे करा.

52. सुरक्षा नियम: FCC आणि EMC चे विशिष्ट अर्थ काय आहेत?
FCC: फेडरल कम्युनिकेशन कमिशन अमेरिकन कम्युनिकेशन कमिशन
EMC: विद्युत चुंबकीय अनुकूलता इलेक्ट्रोमॅग्नेटिक अनुकूलता
FCC एक मानक संस्था आहे, EMC एक मानक आहे.मानकांच्या घोषणेसाठी संबंधित कारणे, मानके आणि चाचणी पद्धती आहेत.

53. विभेदक वितरण म्हणजे काय?
विभेदक सिग्नल, ज्यापैकी काहींना विभेदक सिग्नल देखील म्हणतात, डेटाचे एक चॅनेल प्रसारित करण्यासाठी दोन समान, विरुद्ध-ध्रुवीय सिग्नल वापरतात आणि निर्णयासाठी दोन सिग्नलच्या पातळीतील फरकावर अवलंबून असतात.दोन सिग्नल पूर्णपणे सुसंगत आहेत याची खात्री करण्यासाठी, ते वायरिंग दरम्यान समांतर ठेवले पाहिजेत आणि ओळीची रुंदी आणि रेषेतील अंतर अपरिवर्तित राहील.

54. पीसीबी सिम्युलेशन सॉफ्टवेअर काय आहेत?
सिम्युलेशनचे अनेक प्रकार आहेत, हाय-स्पीड डिजिटल सर्किट सिग्नल इंटिग्रिटी अॅनालिसिस सिम्युलेशन अॅनालिसिस (SI) सामान्यतः वापरले जाणारे सॉफ्टवेअर म्हणजे icx, signalvision, hyperlynx, XTK, spectraquest, इ. काही Hspice देखील वापरतात.

55. पीसीबी सिम्युलेशन सॉफ्टवेअर लेआउट सिम्युलेशन कसे करते?
हाय-स्पीड डिजिटल सर्किट्समध्ये, सिग्नलची गुणवत्ता सुधारण्यासाठी आणि वायरिंगची अडचण कमी करण्यासाठी, मल्टी-लेयर बोर्ड सामान्यतः विशेष पॉवर लेयर आणि ग्राउंड लेयर नियुक्त करण्यासाठी वापरले जातात.

56. 50M वरील सिग्नलची स्थिरता सुनिश्चित करण्यासाठी लेआउट आणि वायरिंगचा सामना कसा करावा
हाय-स्पीड डिजिटल सिग्नल वायरिंगची गुरुकिल्ली म्हणजे सिग्नलच्या गुणवत्तेवर ट्रान्समिशन लाईन्सचा प्रभाव कमी करणे.म्हणून, 100M वरील हाय-स्पीड सिग्नलच्या लेआउटसाठी सिग्नल ट्रेस शक्य तितक्या लहान असणे आवश्यक आहे.डिजिटल सर्किट्समध्ये, हाय-स्पीड सिग्नल सिग्नल वाढीच्या विलंब वेळेद्वारे परिभाषित केले जातात.शिवाय, वेगवेगळ्या प्रकारचे सिग्नल (जसे की TTL, GTL, LVTTL) सिग्नलची गुणवत्ता सुनिश्चित करण्यासाठी वेगवेगळ्या पद्धती आहेत.

57. आउटडोअर युनिटचा आरएफ भाग, इंटरमीडिएट फ्रिक्वेन्सी भाग आणि अगदी कमी-फ्रिक्वेंसी सर्किट भाग जे आउटडोअर युनिटचे निरीक्षण करतात ते बहुतेक वेळा त्याच PCB वर तैनात केले जातात.अशा पीसीबीच्या सामग्रीसाठी काय आवश्यकता आहे?आरएफ, आयएफ आणि अगदी कमी फ्रिक्वेंसी सर्किट्सना एकमेकांमध्ये हस्तक्षेप करण्यापासून कसे रोखायचे?

हायब्रिड सर्किट डिझाइन ही एक मोठी समस्या आहे.एक परिपूर्ण उपाय मिळणे कठीण आहे.

सामान्यतः, रेडिओ फ्रिक्वेन्सी सर्किट सिस्टममध्ये स्वतंत्र सिंगल बोर्ड म्हणून घातली जाते आणि वायर केली जाते आणि तेथे एक विशेष संरक्षण पोकळी देखील असते.शिवाय, आरएफ सर्किट सामान्यत: एकतर्फी किंवा दुहेरी बाजूंनी असते आणि सर्किट तुलनेने सोपे असते, या सर्वांचा आरएफ सर्किटच्या वितरण पॅरामीटर्सवरील प्रभाव कमी करणे आणि आरएफ सिस्टमची सुसंगतता सुधारणे आहे.
सामान्य FR4 सामग्रीच्या तुलनेत, RF सर्किट बोर्ड उच्च-क्यू सब्सट्रेट्स वापरतात.या सामग्रीचा डायलेक्ट्रिक स्थिरांक तुलनेने लहान आहे, ट्रान्समिशन लाइनची वितरित कॅपेसिटन्स लहान आहे, प्रतिबाधा जास्त आहे आणि सिग्नल ट्रान्समिशन विलंब कमी आहे.हायब्रीड सर्किट डिझाइनमध्ये, जरी RF आणि डिजिटल सर्किट्स एकाच PCB वर बांधले गेले असले तरी, ते सामान्यतः RF सर्किट क्षेत्र आणि डिजिटल सर्किट क्षेत्रामध्ये विभागले जातात, जे स्वतंत्रपणे मांडलेले आणि वायर केलेले असतात.त्यांच्या दरम्यान ग्राउंड व्हिया आणि शिल्डिंग बॉक्स वापरा.

58. आरएफ भागासाठी, इंटरमीडिएट फ्रिक्वेंसी भाग आणि कमी वारंवारता सर्किट भाग समान पीसीबीवर तैनात केले जातात, मेंटॉरकडे कोणते समाधान आहे?
मेंटॉरच्या बोर्ड-स्तरीय सिस्टम डिझाइन सॉफ्टवेअरमध्ये, मूलभूत सर्किट डिझाइन फंक्शन्स व्यतिरिक्त, एक समर्पित RF डिझाइन मॉड्यूल देखील आहे.RF योजनाबद्ध डिझाइन मॉड्यूलमध्ये, पॅरामीटराइज्ड डिव्हाइस मॉडेल प्रदान केले आहे, आणि RF सर्किट विश्लेषण आणि EESOFT सारख्या सिम्युलेशन टूल्ससह द्विदिशात्मक इंटरफेस प्रदान केला आहे;आरएफ लेआउट मॉड्यूलमध्ये, आरएफ सर्किट लेआउट आणि वायरिंगसाठी खास वापरले जाणारे पॅटर्न एडिटिंग फंक्शन प्रदान केले आहे आणि आरएफ सर्किट विश्लेषणाचा द्वि-मार्गी इंटरफेस देखील आहे आणि EESOFT सारख्या सिम्युलेशन टूल्स विश्लेषणाचे परिणाम उलट-लेबल करू शकतात आणि योजनाबद्ध आकृती आणि PCB वर परत सिम्युलेशन.
त्याच वेळी, मेंटॉर सॉफ्टवेअरचे डिझाइन व्यवस्थापन कार्य वापरून, डिझाइनचा पुनर्वापर, डिझाइन व्युत्पन्न आणि सहयोगी डिझाइन सहज लक्षात येऊ शकते.हायब्रीड सर्किट डिझाइन प्रक्रियेला मोठ्या प्रमाणात गती द्या.मोबाइल फोन बोर्ड हे एक सामान्य मिश्रित सर्किट डिझाइन आहे आणि बरेच मोठे मोबाइल फोन डिझाइन उत्पादक डिझाइन प्लॅटफॉर्म म्हणून मेंटॉर प्लस एंजेलॉनचे ईसॉफ्ट वापरतात.

59. Mentor ची उत्पादन रचना काय आहे?
मेंटॉर ग्राफिक्सच्या PCB टूल्समध्ये WG (पूर्वी व्हेरिबेस्ट) मालिका आणि एंटरप्राइज (बोर्डस्टेशन) मालिका समाविष्ट आहेत.

60. मेंटॉरचे पीसीबी डिझाइन सॉफ्टवेअर BGA, PGA, COB आणि इतर पॅकेजेसचे समर्थन कसे करते?
व्हेरिबेस्टच्या अधिग्रहणातून विकसित झालेले मेंटॉरचे ऑटोएक्टिव्ह आरई हे उद्योगातील पहिले ग्रिडलेस, कोणत्याही-कोनातील राउटर आहे.आपल्या सर्वांना माहित आहे की, बॉल ग्रिड अॅरेसाठी, COB डिव्हाइसेस, ग्रिडलेस आणि कोणत्याही-कोनातील राउटर हे राउटिंग दर सोडवण्याची गुरुकिल्ली आहेत.नवीनतम ऑटोएक्टिव्ह RE मध्ये, पुशिंग व्हिअस, कॉपर फॉइल, REROUTE इत्यादी फंक्शन्स हे लागू करणे अधिक सोयीस्कर बनवण्यासाठी जोडले गेले आहेत.याव्यतिरिक्त, तो सिग्नल रूटिंग आणि वेळेच्या विलंब आवश्यकतांसह विभेदक जोडी राउटिंगसह हाय-स्पीड राउटिंगला समर्थन देतो.

61. मेंटॉरचे पीसीबी डिझाइन सॉफ्टवेअर डिफरेंशियल लाइन जोड्या कसे हाताळते?
मेंटॉर सॉफ्टवेअरने विभेदक जोडीचे गुणधर्म परिभाषित केल्यानंतर, दोन विभेदक जोड्या एकत्र केल्या जाऊ शकतात आणि विभेदक जोडीची रेषेची रुंदी, अंतर आणि लांबी याची काटेकोरपणे हमी दिली जाते.अडथळ्यांचा सामना करताना ते आपोआप वेगळे केले जाऊ शकतात आणि स्तर बदलताना द्वारे पद्धत निवडली जाऊ शकते.

62. 12-लेयर PCB बोर्डवर, तीन पॉवर सप्लाई लेयर 2.2v, 3.3v, 5v आहेत आणि तीन पॉवर सप्लायपैकी प्रत्येक एका लेयरवर आहे.ग्राउंड वायरचा सामना कसा करावा?
साधारणपणे सांगायचे तर, तिसर्‍या मजल्यावर तिन्ही वीज पुरवठा क्रमशः व्यवस्थित केला जातो, जो सिग्नलच्या गुणवत्तेसाठी अधिक चांगला आहे.कारण हे सिग्नल समतल स्तरांवर विभाजित होण्याची शक्यता नाही.क्रॉस-सेगमेंटेशन हा सिग्नलच्या गुणवत्तेवर परिणाम करणारा एक गंभीर घटक आहे ज्याकडे सामान्यतः सिम्युलेशन सॉफ्टवेअरद्वारे दुर्लक्ष केले जाते.पॉवर प्लेन आणि ग्राउंड प्लेनसाठी, हे उच्च-फ्रिक्वेंसी सिग्नलसाठी समतुल्य आहे.व्यवहारात, सिग्नलच्या गुणवत्तेचा विचार करण्याव्यतिरिक्त, पॉवर प्लेन कपलिंग (पॉवर प्लेनचा एसी प्रतिबाधा कमी करण्यासाठी जवळच्या ग्राउंड प्लेनचा वापर करून) आणि स्टॅकिंग सममिती हे सर्व घटक आहेत ज्यांचा विचार करणे आवश्यक आहे.

63. जेव्हा PCB कारखाना सोडतो तेव्हा ते डिझाइन प्रक्रियेच्या आवश्यकता पूर्ण करते की नाही हे कसे तपासायचे?
अनेक PCB उत्पादकांना सर्व कनेक्शन्स बरोबर असल्याची खात्री करण्यासाठी PCB प्रक्रिया पूर्ण होण्यापूर्वी पॉवर-ऑन नेटवर्क सातत्य चाचणीतून जावे लागते.त्याच वेळी, नक्षीकाम किंवा लॅमिनेशन दरम्यान काही दोष तपासण्यासाठी अधिकाधिक उत्पादक एक्स-रे चाचणी देखील वापरत आहेत.
पॅच प्रक्रियेनंतर तयार झालेल्या बोर्डसाठी, सामान्यतः ICT चाचणी तपासणी वापरली जाते, ज्यासाठी PCB डिझाइन दरम्यान ICT चाचणी बिंदू जोडणे आवश्यक आहे.काही समस्या असल्यास, प्रक्रियेमुळे दोष निर्माण झाला आहे की नाही हे नाकारण्यासाठी विशेष क्ष-किरण तपासणी उपकरण देखील वापरले जाऊ शकते.

64. "यंत्रणाचे संरक्षण" हे आवरणाचे संरक्षण आहे का?
होय.आवरण शक्य तितके घट्ट असावे, कमी किंवा कोणतेही प्रवाहकीय साहित्य वापरू नये आणि शक्य तितके ग्राउंड केलेले असावे.

65. चिप निवडताना चिपची esd समस्या विचारात घेणे आवश्यक आहे का?
डबल-लेयर बोर्ड असो किंवा मल्टी-लेयर बोर्ड, जमिनीचे क्षेत्रफळ शक्य तितके वाढवले ​​पाहिजे.चिप निवडताना, चिपची ईएसडी वैशिष्ट्ये विचारात घेतली पाहिजेत.हे सामान्यतः चिप वर्णनात नमूद केले जातात आणि वेगवेगळ्या उत्पादकांकडून समान चिपची कामगिरी देखील भिन्न असेल.
डिझाइनकडे अधिक लक्ष द्या आणि अधिक व्यापकपणे विचार करा, आणि सर्किट बोर्डच्या कार्यप्रदर्शनाची काही प्रमाणात हमी दिली जाईल.परंतु ईएसडीची समस्या अद्याप दिसू शकते, म्हणून ईएसडीच्या संरक्षणासाठी संस्थेचे संरक्षण देखील खूप महत्वाचे आहे.

66. पीसीबी बोर्ड बनवताना, हस्तक्षेप कमी करण्यासाठी, ग्राउंड वायर एक बंद फॉर्म बनवावी का?
पीसीबी बोर्ड बनवताना, सामान्यतः बोलणे, हस्तक्षेप कमी करण्यासाठी लूपचे क्षेत्र कमी करणे आवश्यक आहे.ग्राउंड वायर घालताना, ते बंद स्वरूपात ठेवू नये, परंतु डेंड्रिटिक आकारात.पृथ्वीचे क्षेत्रफळ.

67. जर एमुलेटर एक पॉवर सप्लाय वापरत असेल आणि पीसीबी बोर्ड एक पॉवर सप्लाय वापरत असेल, तर दोन पॉवर सप्लायचे ग्राउंड एकत्र जोडले जावेत का?
वेगळा वीजपुरवठा वापरता आला तर बरे होईल, कारण वीज पुरवठ्यामध्ये व्यत्यय आणणे सोपे नाही, परंतु बहुतेक उपकरणांच्या विशिष्ट आवश्यकता असतात.एमुलेटर आणि PCB बोर्ड दोन पॉवर सप्लाय वापरत असल्याने, मला वाटत नाही की त्यांनी समान ग्राउंड शेअर करावे.

68. एक सर्किट अनेक पीसीबी बोर्डांचे बनलेले असते.त्यांनी जमीन वाटून घ्यावी का?
एका सर्किटमध्ये अनेक पीसीबी असतात, त्यापैकी बहुतेकांना सामायिक जमिनीची आवश्यकता असते, कारण एका सर्किटमध्ये अनेक वीज पुरवठा वापरणे व्यावहारिक नाही.परंतु आपल्याकडे विशिष्ट परिस्थिती असल्यास, आपण भिन्न वीज पुरवठा वापरू शकता, अर्थातच हस्तक्षेप लहान असेल.

69. एलसीडी आणि मेटल शेलसह हँडहेल्ड उत्पादन डिझाइन करा.ESD चाचणी करताना, ते ICE-1000-4-2 ची चाचणी उत्तीर्ण करू शकत नाही, CONTACT फक्त 1100V उत्तीर्ण करू शकते आणि AIR 6000V उत्तीर्ण करू शकते.ESD कपलिंग चाचणीमध्ये, क्षैतिज फक्त 3000V पास करू शकतो, आणि अनुलंब 4000V पास करू शकतो.CPU वारंवारता 33MHZ आहे.ESD चाचणी पास करण्याचा कोणताही मार्ग आहे का?
हँडहेल्ड उत्पादने मेटल कॅसिंग आहेत, त्यामुळे ESD समस्या अधिक स्पष्ट असणे आवश्यक आहे, आणि LCD मध्ये अधिक प्रतिकूल घटना देखील असू शकतात.विद्यमान धातूची सामग्री बदलण्याचा कोणताही मार्ग नसल्यास, पीसीबीची ग्राउंड मजबूत करण्यासाठी यंत्रणेच्या आत विद्युत-विरोधी सामग्री जोडण्याची शिफारस केली जाते आणि त्याच वेळी एलसीडी ग्राउंड करण्याचा मार्ग शोधा.अर्थात, कसे चालवायचे ते विशिष्ट परिस्थितीवर अवलंबून असते.

70. डीएसपी आणि पीएलडी असलेली प्रणाली डिझाइन करताना, ईएसडी कोणत्या पैलूंचा विचार केला पाहिजे?
जोपर्यंत सामान्य प्रणालीचा संबंध आहे, मानवी शरीराच्या थेट संपर्कात असलेल्या भागांचा प्रामुख्याने विचार केला पाहिजे आणि सर्किट आणि यंत्रणेवर योग्य संरक्षण केले पाहिजे.प्रणालीवर ESD चा किती प्रभाव पडेल, ते वेगवेगळ्या परिस्थितींवर अवलंबून असते.