1. Allgemeng Regelen
1.1 D'Digital, Analog, an DAA Signal Wiring Beräicher sinn op der PCB viropgedeelt.
1.2 Digital an Analog Komponenten an entspriechend wiring soll sou vill wéi méiglech getrennt an hir eege wiring Beräicher gesat ginn.
1.3 Déi héich-Vitesse digital Signal Spure soll esou kuerz wéi méiglech ginn.
1.4 Halt sensibel Analog Signal Spure sou kuerz wéi méiglech.
1.5 raisonnabel Verdeelung vu Kraaft a Buedem.
1.6 DGND, AGND a Feld sinn getrennt.
1.7 Benotzt breet Dréit ofgepëtzt fir Energieversuergung a kritesch Signal Spure.
1.8 D'digitale Circuit ass no bei der parallel Bus / Serien DTE Interface plazéiert, an der DAA Circuit ass no bei der Telefon Linn Interface gesat.
2. Komponent Placement
2.1 Am System Circuit Schematesch Diagramm:
a) Divisioun digital, Analog, DAA Circuiten an hir verbonne Kreesleef;
b) Divisioun digital, analog, gemëscht digital / analog Komponente an all Circuit;
c) Opgepasst op d'Positionéierung vun der Energieversuergung a Signalpins vun all IC Chip.
2.2 Virleefeg deelt d'Verdrahtungsberäich vun den digitalen, analogen an DAA Circuiten op der PCB (allgemeng Verhältnis 2/1/1), an haalt digital an analog Komponenten an hir entspriechend Drot sou wäit wéi méiglech a limitéiert se op hir jeeweileg wiring Beräicher.
Bemierkung: Wann den DAA Circuit e groussen Undeel besetzt, ginn et méi Kontroll- / Statussignalspuren, déi duerch säi Kabelgebitt passéieren, wat no lokalen Reglementer ugepasst ka ginn, wéi Komponentabstand, Héichspannungsënnerdréckung, Stroumlimit, etc.
2.3 Nodeems d'virleefeg Divisioun ofgeschloss ass, fänkt u Komponenten vum Connector a Jack ze placéieren:
a) D'Positioun vum Plug-in ass ronderëm de Connector a Jack reservéiert;
b) Loosst Plaz fir Muecht a Buedem wiring ronderëm d'Komponente;
c) Setzt d'Positioun vum entspriechende Plug-in ronderëm de Socket of.
2.4 Éischt Plaz Hybrid Komponenten (wéi Modem Apparater, A/D, D/A Konversioun Chips, etc.):
a) Bestëmmt d'Plazéierungsrichtung vun de Komponenten, a probéiert d'Digital Signal an d'Analog Signal Pins op hir jeweileg Kabelberäicher ze maachen;
b) Plaz Komponente op der Kräizung vun digital an analog Signal Routing Beräicher.
2.5 Place all analog Apparater:
eng) Place Analog Circuit Komponente, dorënner DAA Kreesleef;
b) Analog Geräter ginn no beienee plazéiert an op der Säit vum PCB gesat, deen TXA1, TXA2, RIN, VC a VREF Signalspuren enthält;
c) Vermeiden héich Kaméidi Komponente ronderëm d'TXA1, TXA2, RIN, VC, an VREF Signal Spure Plazen;
d) Fir Serien DTE Moduler, DTE EIA / TIA-232-E
Den Empfänger / Chauffeur vun de Serien Interface Signaler sollen esou no wéi méiglech un de Connector sinn an ewech vun der Héichfrequenz Auer Signal Routing fir d'Zousatz vu Geräischer Ënnerdréckungsgeräter op all Linn ze reduzéieren / vermeiden, sou wéi Choke Coils a Kondensatoren.
2.6 Plaz digital Komponenten an Decoupling capacitors:
a) Déi digital Komponente ginn zesumme gesat fir d'Längt vun der Drot ze reduzéieren;
b) Plaz en 0.1uF Decoupling Kondensator tëscht der Energieversuergung an dem Buedem vum IC, an halen d'Verbindungsleitungen esou kuerz wéi méiglech fir EMI ze reduzéieren;
c) Fir parallel Bus Moduler sinn d'Komponente no bei all aner
De Stecker gëtt um Rand gesat fir den Applikatiounsbus Interface Standard ze respektéieren, sou wéi d'Längt vun der ISA Buslinn op 2.5in limitéiert ass;
d) Fir Serien DTE Moduler ass den Interface Circuit no beim Connector;
e) De Kristalloszillatorkrees soll sou no wéi méiglech un sengem Drivapparat sinn.
2.7 D'Grondleitungen vun all Gebitt sinn normalerweis op engem oder méi Punkte mat 0 Ohm Widderstänn oder Perlen verbonnen.
3. Signal Routing
3.1 Am Modem Signal Routing sollen d'Signallinnen, déi ufälleg fir Kaméidi sinn, an d'Signallinnen, déi empfindlech sinn fir Interferenz, sou wäit wéi méiglech ze halen.Wann et onvermeidlech ass, benotzt eng neutral Signallinn fir ze isoléieren.
3.2 D'digital Signal wiring soll am digital Signal wiring Beräich sou vill wéi méiglech gesat ginn;
D'analog Signal wiring soll am Analog Signal wiring Beräich sou vill wéi méiglech gesat ginn;
(Isolatiounsspure kënne viraus plazéiert ginn fir ze limitéieren fir Spuren aus dem Routinggebitt ze vermeiden)
Digital Signalspuren an Analog Signalspuren si senkrecht fir Kräizkupplung ze reduzéieren.
3.3 Benotzt isoléiert Spuren (normalerweis Buedem) fir Analog Signalspuren an d'Analog Signal Routingberäich ze begrenzen.
a) Déi isoléiert Buedemspuren am Analoggebitt sinn op béide Säiten vum PCB-Verwaltungsrot ronderëm den Analog-Signalkabelgebitt arrangéiert, mat enger Linn Breet vun 50-100mil;
b) D'isoléiert Buedem Spuren am digital Beräich sinn ronderëm d'digitale Signal wiring Beräich op béide Säiten vun der PCB Verwaltungsrot, mat enger Linn Breet vun 50-100mil, an d'Breet vun enger Säit vun der PCB Verwaltungsrot soll 200mil ginn.
3.4 Parallel Bus Interface Signal Linn Breet> 10mil (allgemeng 12-15mil), wéi /HCS, /HRD, /HWT, /RESET.
3.5 D'Linn Breet vun Analog Signal Spure ass> 10mil (allgemeng 12-15mil), wéi MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT.
3.6 All aner Signalspure solle sou breet wéi méiglech sinn, d'Linnbreed soll > 5mil sinn (10mil am Allgemengen), an d'Spure tëscht Komponenten solle sou kuerz wéi méiglech sinn (virausberécksiichtegt wann Dir Apparater placéiert).
3.7 D'Linn Breet vun der Contournement capacitor zu der entspriechend IC soll > 25mil ginn, an der Benotzung vun vias soll sou vill wéi méiglech vermeit ginn.3.8 Signal Linnen duerch verschidde Beräicher laanschtgoungen (wéi typesch niddereg-Vitesse Kontroll / Status Signaler) soll duerch isoléiert Buedem Dréit ofgepëtzt op ee Punkt (bevorzugt) oder zwee Punkten.Wann d'Spuer nëmmen op enger Säit ass, kann déi isoléiert Buedemspur op déi aner Säit vum PCB goen fir d'Signalspur ze sprangen an se kontinuéierlech ze halen.
3.9 Vermeiden e benotzen 90-Grad Corner fir héich-Frequenz Signal Routing, a benotzen glat Bogen oder 45-Grad Corner.
3.10 High-Frequenz Signal Routing soll d'Benotzung vun via Verbindungen reduzéieren.
3.11 Halen all Signal Spure ewech vun der Kristallsglas produzéiert Oszilléierer Circuit.
3.12 Fir High-Frequenz Signal Routing soll eng eenzeg kontinuéierlech Routing benotzt ginn fir d'Situatioun ze vermeiden wou verschidde Sektioune vun der Routing vun engem Punkt verlängeren.
3.13 Am DAA Circuit, loosst e Raum vun op d'mannst 60mil ronderëm d'Perforatioun (all Schichten).
4. Energieversuergung
4.1 Bestëmmen der Muecht Verbindung Relatioun.
4.2 Am digitale Signalverdrahtungsberäich benotzt en 10uF elektrolytesche Kondensator oder engem Tantalkondensator parallel mat engem 0.1uF Keramikkondensator a verbënnt et dann tëscht der Energieversuergung an dem Buedem.Place eent op der Muecht Inlet Enn an de wäitste Enn vun der PCB Verwaltungsrot fir eng verhënneren Muecht Spikes duerch Kaméidi Stéierungen verursaacht.
4.3 Fir duebel-dofir Conseils, an der selwechter Layer wéi der Muecht Konsum Circuit, ëmginn de Circuit mat Muecht Spure mat enger Linn Breet vun 200mil op béide Säiten.(Déi aner Säit muss op déiselwecht Manéier wéi den digitale Buedem veraarbecht ginn)
4.4 Generell sinn d'Kraaftspure fir d'éischt geluecht, an dann d'Signalspore geluecht.
5. Buedem
5.1 Am doppelseiteg Board sinn déi onbenotzt Gebidder ronderëm an ënner den digitalen an analoge Komponenten (ausser DAA) mat digitalen oder analoge Beräicher gefëllt, an déiselwecht Beräicher vun all Layer sinn matenee verbonnen, an déiselwecht Beräicher vu verschiddene Schichten sinn ugeschloss duerch Multiple Vias: De Modem DGND Pin ass mat dem digitale Buedemberäich ugeschloss, an den AGND Pin ass mat dem Analog Terrain verbonnen;den digitale Buedemberäich an d'analog Buedemberäich sinn duerch e riichte Spalt getrennt.
5.2 Am véier-Layer Verwaltungsrot, benotzen déi digital an Analog Terrain Beräicher digital an analog Komponente ze Cover (ausser DAA);de Modem DGND Pin ass mat der digitaler Buedemberäich verbonnen, an den AGND Pin ass mat dem Analog Buedemberäich verbonnen;den digitale Buedemberäich an d'analog Buedemberäich gi vun engem riichte Spalt getrennt benotzt.
5.3 Wann en EMI-Filter am Design erfuerderlech ass, sollt e bestëmmte Raum um Interface-Socket reservéiert ginn.Stäerkste EMI Apparater (Pärelen / capacitors) kann an dësem Beräich gesat ginn;verbonne mat et.
5.4 D'Energieversuergung vun all funktionell Modul soll getrennt ginn.Funktionell Moduler kënnen ënnerdeelt ginn an: parallel Bus Interface, Display, digital Circuit (SRAM, EPROM, Modem) an DAA, etc.. D'Kraaft / Buedem vun all funktionell Modul kann nëmmen op der Quell vun Muecht verbonne ginn / Buedem.
5.5 Fir Serien DTE Moduler, benotzen decoupling capacitors Muecht Kopplung reduzéieren, a maachen déi selwecht fir Telefon Linnen.
5.6 De Buedem Drot ass duerch ee Punkt ugeschloss, wann et méiglech ass, benotzt Bead;wann et néideg ass EMI z'ënnerdrécken, erlaben de Buedem Drot op anere Plazen verbonne ginn.
5.7 All Buedemdrähte solle sou breet wéi méiglech sinn, 25-50mil.
5.8 D'capacitor Spure tëscht all IC Energieversuergung / Buedem soll sou kuerz wéi méiglech ginn, a kee via Lächer soll benotzt ginn.
6. Crystal Oszilléierer Circuit
6.1 All Spure verbonne mat den Input / Output Klemmen vum Kristalloszillator (wéi XTLI, XTLO) solle sou kuerz wéi méiglech sinn fir den Afloss vu Kaméidiinterferenz a verdeelt Kapazitéit op de Crystal ze reduzéieren.D'XTLO Spuer soll esou kuerz wéi méiglech sinn, an de Béiewénkel soll net manner wéi 45 Grad sinn.(Well XTLO ass mat engem Chauffer verbonne mat enger schneller Opstiegzäit an héije Stroum)
6.2 Et gëtt keng Buedemschicht an der duebelsäiteger Bord, an de Buedemdrat vum Kristalloszillatorkondensator soll mat engem kuerzen Drot sou breet wéi méiglech mam Apparat verbonne sinn
Den DGND-Pin am nootste vum Kristalloszillator, a miniméiert d'Zuel vun de Vias.
6.3 Wa méiglech, Buedem der Kristallsglas produzéiert Fall.
6.4 Connect en 100 Ohm Widderstand tëscht dem XTLO Pin an dem Kristall-/Kondensatornode.
6.5 De Buedem vum Kristalloszillatorkondensator ass direkt mam GND Pin vum Modem verbonnen.Benotzt net d'Buedemfläch oder d'Buedemspuren fir de Kondensator mam GND Pin vum Modem ze verbannen.
7. Onofhängeg Modem Design benotzt EIA / TIA-232 Interface
7.1 Benotzt eng Metallkëscht.Wann eng Plastikschuel erfuerderlech ass, sollt Metallfolie dobannen gepecht ginn oder e konduktivt Material soll gesprëtzt ginn fir EMI ze reduzéieren.
7.2 Place Chokes vum selwechte Muster op all Stroumkabel.
7.3 D'Komponente ginn zesummen an no beim Connector vun der EIA/TIA-232 Interface plazéiert.
7.4 All EIA / TIA-232 Apparater sinn individuell mat Muecht verbonnen / Buedem vun der Muecht Quell.D'Quell vu Kraaft/Buedem soll de Strouminputterminal um Bord oder den Ausgangsterminal vum Spannungsregulatorchip sinn.
7,5 EIA / TIA-232 Kabel Signal Buedem ze digital Terrain.
7.6 An de folgende Fäll muss den EIA / TIA-232 Kabelschëld net mat der Modem Shell verbonne sinn;eidel Verbindung;verbonne mam digitale Buedem duerch eng Perle;den EIA / TIA-232 Kabel ass direkt un den digitale Buedem ugeschloss wann e magnetesche Ring bei der Modem Shell plazéiert ass.
8. D'Verdrahtung vu VC- a VREF-Schaltkondensatoren sollten esou kuerz wéi méiglech sinn an an der neutraler Géigend sinn.
8.1 Connect de positiven Terminal vum 10uF VC Elektrolytesche Kondensator an den 0.1uF VC Kondensator mam VC Pin (PIN24) vum Modem duerch e separaten Drot.
8.2 Connect den negativen Terminal vum 10uF VC elektrolytesche Kondensator an den 0.1uF VC Kondensator an den AGND Pin (PIN34) vum Modem duerch e Bead a benotzt en onofhängegen Drot.
8.3 Connect de positiven Terminal vum 10uF VREF Elektrolytesche Kondensator an den 0.1uF VC Kondensator mam VREF Pin (PIN25) vum Modem duerch e separaten Drot.
8.4 Connect den negativen Terminal vum 10uF VREF elektrolytesche Kondensator an den 0.1uF VC Kondensator an den VC Pin (PIN24) vum Modem duerch eng onofhängeg Spur;notéiert datt et onofhängeg vun der 8.1 Spuer ass.
VREF ——+——–+
┿ 10u ┿ 0.1u
VC ——+———+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ AGND
Bead benotzt soll treffen:
Impedanz = 70W bei 100MHz ;;
nominell aktuell = 200mA ;;
Maximum Resistenz = 0,5W.
9. Telefon an Handset Interface
9.1 Place Choke op der Interface tëscht Tipp a Ring.
9.2 D'Entkupplungsmethod vun der Telefonslinn ass ähnlech wéi déi vun der Energieversuergung, andeems Dir Methoden benotzt wéi d'Induktanzkombinatioun derbäi, choke a Kondensator.Wéi och ëmmer, d'Entkupplung vun der Telefonslinn ass méi schwéier a méi bemierkenswäert wéi d'Entkupplung vun der Energieversuergung.D'allgemeng Praxis ass d'Positioune vun dësen Apparater ze reservéieren fir Upassung wärend der Leeschtung / EMI Test Zertifizéierung.
Post Zäit: Mee-11-2023