PCB (Printed Circuit Board), de chinesesche Numm ass gedréckte Circuit Board, och bekannt als gedréckte Circuit Board, ass eng wichteg elektronesch Komponent, eng Ënnerstëtzung fir elektronesch Komponenten, an e Carrier fir elektresch Verbindunge vun elektronesche Komponenten.Well et mat elektroneschen Drock gemaach gëtt, gëtt et e "gedréckte" Circuit Board genannt.
1. Wéi PCB Board ze wielen?
D'Wiel vun PCB Verwaltungsrot muss e Gläichgewiicht tëscht treffen Design Ufuerderunge, Mass Produktioun a Käschten.Design Ufuerderunge enthalen souwuel elektresch wéi och mechanesch Komponenten.Normalerweis ass dëst Material Thema méi wichteg wann Dir ganz High-Speed PCB Boards designt (Frequenz méi wéi GHz).
Zum Beispill kann d'FR-4 Material dat haut allgemeng benotzt gëtt net gëeegent sinn, well den dielektresche Verloscht bei enger Frequenz vu verschiddene GHz e groussen Impakt op d'Signalattenuatioun huet.Wat Elektrizitéit betrëfft, ass et néideg opmierksam ze maachen ob déi dielektresch Konstant (dielektresch Konstant) an dielektresch Verloscht fir déi entworf Frequenz gëeegent sinn.
2. Wéi héich Frequenz Interferenz ze vermeiden?
D'Basis Iddi fir Héichfrequenz Interferenz ze vermeiden ass d'Interferenz vun Héichfrequenz Signal elektromagnetesche Felder ze minimiséieren, dat ass de sougenannte Crosstalk (Crosstalk).Dir kënnt d'Distanz tëscht dem High-Speed-Signal an dem Analog-Signal vergréisseren, oder Buedemschutz / Shunt-Spure niewent dem Analog Signal addéieren.Opgepasst och op d'Geräischinterferenz vum digitale Buedem zum analoge Buedem.
3. Am High-Speed-Design, wéi de Signal Integritéit Problem ze léisen?
Signalintegritéit ass grondsätzlech eng Fro vun der Impedanzmatching.D'Faktoren, déi Impedanzmatching beaflossen, enthalen d'Struktur an d'Ausgangsimpedanz vun der Signalquell, d'charakteristesch Impedanz vun der Spuer, d'Charakteristike vum Lastend an d'Topologie vun der Spuer.D'Léisung ass op d'Kënnegung ze vertrauen an d'Topologie vun der Drot unzepassen.
4. Wéi gëtt d'Differentialverdeelungsmethod realiséiert?
Et ginn zwee Punkte fir op d'Verdrahtung vum Differentialpaar opmierksam ze maachen.Een ass datt d'Längt vun den zwou Linnen esou laang wéi méiglech soll sinn.Et ginn zwou parallel Weeër, eent ass, datt déi zwou Linnen op der selwechter wiring Layer lafen (Säit-vun-Säit), an déi aner ass, datt déi zwou Linnen op der ieweschter an ënneschten nieft Schichten Lafen (iwwer-ënner).Generell gëtt de fréiere Säit-an-Säit (Säit vun Säit, Säit vun Säit) op vill Manéiere benotzt.
5. Fir eng Auer Signal Linn mat nëmmen engem Ausgabbehälter, wéi d'Differenziell wiring ëmsetzen?
Fir Differentialkabel ze benotzen, ass et nëmme sënnvoll datt d'Signalquell an den Empfänger béid Differentialsignaler sinn.Also ass et net méiglech Differentialkabel fir e Auersignal mat nëmmen engem Ausgang ze benotzen.
6. Kann e passende resistor tëscht der differentiell Linn Puer op der feieren Enn dobäi ginn?
De passende Resistenz tëscht den Differentiallinnpaaren um Empfangsend gëtt normalerweis bäigefüügt, a säi Wäert soll dem Wäert vun der Differenzimpedanz gläich sinn.Op dës Manéier wäert d'Signalqualitéit besser sinn.
7. Firwat soll d'Verdrahtung vun Differentialpaaren no a parallel sinn?
D'Routing vun Differentialpaar soll richteg no a parallel sinn.Déi sougenannte proper Proximitéit ass well d'Distanz de Wäert vun der Differentialimpedanz beaflosst, wat e wichtege Parameter ass fir en Differentialpaar ze designen.De Besoin fir Parallelismus ass och wéinst der Bedierfnes fir d'Konsistenz vun der Differentialimpedanz z'erhalen.Wann déi zwou Linnen wäit oder no sinn, wäert d'Differentialimpedanz inkonsistent sinn, wat d'Signalintegritéit (Signalintegritéit) an d'Zäitverzögerung (Timingverzögerung) beaflosst.
8. Wéi mat e puer theoretesch Konflikter an aktuell wiring ze këmmeren
Prinzipiell ass et richteg den analogen / digitalen Terrain ze trennen.Et sollt bemierkt datt d'Signalspuren net sou vill wéi méiglech iwwer déi opgedeelt Plaz (Moat) iwwerschreiden, an de Retourstroumwee (zréckstromstrahl) vun der Energieversuergung an dem Signal sollt net ze grouss ginn.
De Kristalloszillator ass en analoge positive Feedback Schwéngungskreeslaf.Fir e stabile Schwéngungssignal ze hunn, muss et d'Spezifikatioune vum Loopgewinn a Phase treffen.Wéi och ëmmer, d'Schwéngungsspezifizéierung vun dësem Analog Signal ass liicht gestéiert, an och d'Buedemschutzspuren derbäi kënnen d'Interferenz net komplett isoléieren.A wann et ze wäit ewech ass, wäert de Kaméidi um Buedemplang och de positiven Feedback Schwéngungskrees beaflossen.Dofir muss d'Distanz tëscht dem Kristalloszillator an dem Chip sou no wéi méiglech sinn.
Tatsächlech ginn et vill Konflikter tëscht High-Speed-Routing an EMI Ufuerderunge.Awer de Grondprinzip ass datt d'Widderstänn an d'Kondensatoren oder d'Ferritpärelen, déi duerch EMI bäigefüügt ginn, kënnen net verursaachen datt e puer elektresch Charakteristike vum Signal d'Spezifikatioune net erfëllen.Dofir ass et am beschten d'Techniken ze benotzen fir d'Verdrahtung an d'PCB-Stacking ze benotzen fir EMI-Problemer ze léisen oder ze reduzéieren, sou wéi d'Routing vun High-Speed-Signaler op déi bannescht Schicht.Endlech, benotzt Widderstandskondensator oder Ferritperl fir de Schued am Signal ze reduzéieren.
9. Wéi de Widdersproch tëscht manuell wiring an automatesch wiring vun héich-Vitesse Signaler ze léisen?
Déi meescht vun den automatesche Router vun der méi staarker Routing Software hunn elo Aschränkungen gesat fir d'Routingmethod an d'Zuel vun de Vias ze kontrolléieren.D'Astellungsartikele vu Wicklungsmotorfäegkeeten an Aschränkungsbedéngungen vu verschiddenen EDA Firmen ënnerscheeden sech heiansdo staark.
Zum Beispill, ginn et genuch Aschränkungen fir d'Art a Weis wéi d'Schlangenschlaangen ze kontrolléieren, kann d'Distanz vun den Differentialpaaren kontrolléiert ginn, a sou weider.Dëst wäert beaflossen ob d'Routingmethod, déi duerch automatesch Routing kritt gëtt, dem Designer seng Iddi treffen kann.
Zousätzlech huet d'Schwieregkeet fir d'Verdrahtung manuell ze adaptéieren och eng absolut Relatioun mat der Fäegkeet vum Wicklungsmotor.Zum Beispill d'Pushbarkeet vu Spuren, d'Pushbarkeet vu Vias, a souguer d'Pushbarkeet vu Spuren op Kupfer, etc.. Dofir ass d'Wiel vun engem Router mat enger staarker Wicklungsmotorfäegkeet d'Léisung.
10. Iwwert Test Couponen.
Den Testcoupon gëtt benotzt fir ze moossen ob d'charakteristesch Impedanz vum produzéierte PCB den Designfuerderunge mat TDR (Time Domain Reflectometer) entsprécht.Allgemeng huet d'Impedanz déi kontrolléiert gëtt zwee Fäll: eng eenzeg Linn an en Differentialpaar.Dofir, soll d'Linn Breet an Linn Abstand (wann et Differenzielle Puer sinn) op der Test Coupon d'selwecht sinn wéi d'Linnen ze kontrolléiert haten.
Déi wichtegst Saach ass d'Positioun vum Buedempunkt beim Messen.Fir den Induktiounswäert vun der Grondleitung (Grondleitung) ze reduzéieren, ass d'Plaz, wou d'TDR-Sond (Sonde) befestegt ass, normalerweis ganz no bei der Plaz wou d'Signal gemooss gëtt (Sondespëtz).Dofir ass d'Distanz an d'Method tëscht dem Punkt wou d'Signal um Testcoupon gemooss gëtt an dem Buedempunkt Fir mat der Sonde ze passen
11. Am High-Speed-PCB-Design kann de eidel Gebitt vun der Signalschicht mat Kupfer bedeckt ginn, awer wéi soll d'Kupfer vu multiple Signalschichten op Grond a Stroumversuergung verdeelt ginn?
Allgemeng ass de gréissten Deel vum Kupfer am eidele Gebitt gegrënnt.Opgepasst just op d'Distanz tëscht dem Kupfer an der Signallinn wann Dir Kupfer nieft der High-Speed-Signallinn deposéiert, well de deposéierte Kupfer d'charakteristesch Impedanz vun der Spuer e bësse reduzéiert.Sief och virsiichteg fir d'charakteristesch Impedanz vun anere Schichten net ze beaflossen, sou wéi an der Struktur vun enger duebeler Sträiflinn.
12. Ass et méiglech de Microstrip Linn Modell ze benotzen fir d'charakteristesch Impedanz vun der Signallinn iwwer d'Muechtfliger ze berechnen?Kann d'Signal tëscht Muecht an Buedem Fliger benotzt stripline Modell berechent ginn?
Jo, souwuel d'Kraaftfläch wéi och d'Buedemfläch musse als Referenzfliger ugesi ginn wann Dir déi charakteristesch Impedanz berechnen.Zum Beispill, eng véier-Layer Verwaltungsrot: Top Layer-Muecht Layer-Buedem Layer-Ënner Layer.Zu dëser Zäit ass de Modell vun der charakteristescher Impedanz vun der Spuer vun der ieweschter Schicht de Mikrostrip-Linnmodell mat der Kraaftfläch als Referenzfläch.
13. Am Allgemengen, kann automatesch Generatioun vun Test Punkten vun Software op héich-Dicht gedréckt Conseils den Test Ufuerderunge vun Mass Produktioun treffen?
Ob d'Testpunkte automatesch generéiert vun der allgemenger Software den Testfuerderunge entspriechen, hänkt dovun of ob d'Spezifikatioune fir Testpunkten derbäigesat den Ufuerderunge vun der Testausrüstung entspriechen.Zousätzlech, wann d'Verdrahtung ze dicht ass an d'Spezifikatioune fir Testpunkten ze addéieren ass relativ strikt, ass et vläicht net méiglech automatesch Testpunkte fir all Segment vun der Linn ze addéieren.Natierlech ass et néideg d'Plazen manuell auszefëllen fir ze testen.
14. Wäert dobäi Test Punkten Afloss op d'Qualitéit vun Héich-Vitesse Signaler?
Wéi fir ob et d'Signalqualitéit beaflosst, hänkt et vum Wee of fir Testpunkten ze addéieren a wéi séier d'Signal ass.Prinzipiell kënnen zousätzlech Testpunkten (net déi existent Via oder DIP Pin als Testpunkte benotzen) op d'Linn bäigefüügt oder aus der Linn erausgezunn ginn.Déi fréier ass gläichwäerteg fir e klenge Kondensator online ze addéieren, während déi lescht eng extra Branche ass.
Dës zwou Situatiounen beaflossen d'High-Speed-Signal méi oder manner, an den Aflossgrad ass mat der Frequenzgeschwindegkeet vum Signal an der Randrate vum Signal (Randrate) verbonnen.D'Gréisst vum Impakt kann duerch Simulatioun bekannt ginn.Am Prinzip, wat méi kleng den Testpunkt ass, desto besser (natierlech muss et och den Ufuerderunge vun der Testausrüstung entspriechen).Wat méi kuerz d'Branche ass, wat besser.
15. Verschidde PCBs bilden e System, wéi sollen d'Grondleitungen tëscht de Brieder verbonne sinn?
Wann d'Signal oder d'Kraaft tëscht de verschiddene PCB Placke matenee verbonne sinn, zum Beispill, Board A huet Kraaft oder Signaler op Board B geschéckt, muss et e gläiche Stroum aus der Buedemschicht zréck op Board A fléissen (dëst ass Kirchoff aktuelle Gesetz).
De Stroum op dëser Formatioun wäert d'Plaz vum mannsten Resistenz fannen fir zréck ze fléissen.Dofir däerf d'Zuel vun de Pins, déi dem Buedemplang zougewisen sinn, op all Interface net ze kleng sinn, egal ob et eng Energieversuergung oder e Signal ass, fir d'Impedanz ze reduzéieren, wat de Kaméidi um Buedemplang reduzéiere kann.
Zousätzlech ass et och méiglech déi ganz Stroumschleife ze analyséieren, besonnesch den Deel mat engem grousse Stroum, an d'Verbindungsmethod vun der Formation oder Buedemdraht unzepassen fir de Stroumstroum ze kontrolléieren (zum Beispill eng niddreg Impedanz iergendwou ze kreéieren, sou datt meescht vun der aktueller leeft vun dëser Plazen), reduzéieren den Impakt op aner méi sensibel Signaler.
16. Kënnt Dir e puer auslännesch technesch Bicher an Daten op héich-Vitesse PCB Design aféieren?
Elo ginn High-Speed-Digitalkreesser a verwandte Felder wéi Kommunikatiounsnetzwierker a Rechner benotzt.Wat d'Kommunikatiounsnetz ugeet, huet d'Betribsfrequenz vum PCB Board GHz erreecht, an d'Zuel vun de gestapelten Schichten ass sou vill wéi 40 Schichten sou wäit wéi ech weess.
Rechner-verbonne Uwendungen sinn och wéinst dem Fortschrëtt vu Chips.Ob et eng allgemeng PC oder engem Server (Server), déi maximal Betribssystemer Frequenz op der Verwaltungsrot huet och erreecht 400MHz (wéi Rambus).
Als Äntwert op d'High-Speed- an High-Density Routing Ufuerderunge gëtt d'Nofro fir blann / begruewe Vias, Mircrovias an Opbauprozesstechnologie graduell erop.Dës Design Ufuerderunge si fir Mass Produktioun vun Hiersteller sinn.
17. Zwee dacks referenzéiert charakteristesch Impedanzformelen:
Microstrip Linn (Microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] wou W d'Linnbreed ass, T d'Kupferdicke vun der Spuer ass, an H ass D'Distanz vun der Spuer op d'Referenzfläch, Er ass d'Dielektresch Konstant vum PCB-Material (Dielektresch Konstant).Dës Formel kann nëmme benotzt ginn wann 0.1≤(W/H)≤2.0 an 1≤(Er)≤15.
Stripline (Stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} wou, H d'Distanz tëscht den zwee Referenzfliger ass, an d'Spuer an der Mëtt vum déi zwee Referenzfliger.Dës Formel kann nëmme benotzt ginn wann W/H≤0,35 an T/H≤0,25.
18. Kann e Buedem Drot an der Mëtt vun der differentiell Signal Linn dobäi ginn?
Generell kann de Buedem Drot net an der Mëtt vun der differentiell Signal dobäi ginn.Well de wichtegste Punkt vun der Uwendungsprinzip vun Differentialsignaler ass, d'Virdeeler ze profitéieren, déi duerch d'géigesäiteg Kupplung (Kopplung) tëscht Differentialsignaler bruecht ginn, wéi z. der Kopplung Effekt wäert zerstéiert ginn.
19. Verlaangt steiwe-flex Verwaltungsrot Design speziell Design Software an Spezifikatioune?
De flexibelen gedréckte Circuit (FPC) kann mat allgemenge PCB Design Software entworf ginn.Benotzt och de Gerber Format fir fir FPC Hiersteller ze produzéieren.
20. Wat ass de Prinzip fir de Grondpunkt vum PCB an de Fall richteg ze wielen?
De Prinzip fir de Grondpunkt vum PCB an der Schuel ze wielen ass de Chassisgrond ze benotzen fir e Low-Impedanzwee fir de Retourstroum (Réckstroum) ze bidden an de Wee vum Retourstroum ze kontrolléieren.Zum Beispill, normalerweis no beim Héichfrequenzapparat oder dem Auergenerator, kann d'Buedschicht vum PCB mam Chassis-Buedem verbonne ginn andeems d'Schrauwen fixéiert ginn fir d'Gebitt vun der ganzer aktueller Loop ze minimiséieren, an doduerch d'elektromagnetesch Stralung ze reduzéieren.
21. Wat Aspekter solle mir fir Circuit Verwaltungsrot DEBUG ufänken?
Wat d'digitale Circuiten ugeet, bestëmmen als éischt dräi Saachen an der Sequenz:
1. Vergewëssert Iech datt all Versuergungswäerter fir den Design ugepasst sinn.E puer Systemer mat multiple Stroumversuergung kënnen gewësse Spezifikatioune fir d'Uerdnung an d'Geschwindegkeet vu bestëmmte Stroumversuergung erfuerderen.
2. Vergewëssert Iech datt all Auersignalfrequenzen richteg funktionnéieren an et gi keng net monotonesch Problemer op de Signalkanten.
3. Confirméieren ob der zréckgesat Signal der Spezifizéierung Ufuerderunge meets.Wann all dës normal sinn, soll den Chip d'Signal vum éischten Zyklus (Zyklus) schécken.Als nächst, Debug no dem Systemoperatiounsprinzip a Busprotokoll.
22. Wann d'Gréisst vum Circuit Board fixéiert ass, wann méi Funktiounen am Design ënnerbruecht musse ginn, ass et oft néideg fir d'Spuredicht vun der PCB ze erhéijen, awer dëst kann zu enger verstäerkter géigesäiteger Amëschung vun de Spuren féieren, a bei zur selwechter Zäit sinn d'Spure ze dënn fir d'Impedanz ze erhéijen.Et kann net erofgesat ginn, weg Experten aféieren d'Fäegkeeten an Héich-Vitesse (≥100MHz) héich Dicht PCB Design?
Wann Dir High-Speed- an High-Density PCBs designt, sollt Crosstalk-Interferenz besonnesch Opmierksamkeet bezuelt ginn, well et e groussen Impakt op Timing an Signalintegritéit huet.
Hei sinn e puer Saachen fir opzepassen:
Kontrolléiert d'Kontinuitéit an d'Mataarbecht vun der Spuercharakteristescher Impedanz.
D'Gréisst vun der Spuerabstand.Allgemeng ass d'Distanz déi dacks gesi gëtt zweemol d'Linnbreed.Den Impakt vum Spuerabstand op Timing a Signalintegritéit kann duerch Simulatioun bekannt ginn, an de minimale tolerable Abstand ka fonnt ginn.Resultater kënne vum Chip zu Chip variéieren.
Wielt déi entspriechend Terminatiounsmethod.
Vermeit déi selwecht Richtung vun de Spuren op den ieweschte an ënneschten Nopeschschichten, oder iwwerlappt souguer déi iewescht an déi ënnescht Spueren, well dës Aart vu Crosstalk méi grouss ass wéi déi vun ugrenzend Spuren op der selwechter Schicht.
Benotzt blann / begruewe Vias fir d'Spureberäich ze vergréisseren.Awer d'Fabrikatiounskäschte vum PCB Board wäert eropgoen.Et ass zwar schwéier komplett Parallelismus a gläich Längt an der aktueller Ëmsetzung z'erreechen, awer et ass nach ëmmer néideg sou vill wéi méiglech ze maachen.
Zousätzlech kënnen d'Differentialterminatioun a Common-Modus Terminatioun reservéiert ginn fir den Impakt op Timing a Signalintegritéit ze reduzéieren.
23. De Filter op der Analog Energieversuergung ass oft LC Circuit.Awer firwat filtert heiansdo LC manner effektiv wéi RC?
De Verglach vu LC- a RC-Filtereffekter muss berécksiichtegt ob d'Frequenzband fir ze filteren an d'Auswiel vum Induktanzwäert passend sinn.Well déi induktiv Reaktanz (Reaktanz) vum Induktor ass mam Induktanzwäert an der Frequenz verbonnen.
Wann d'Geräischerfrequenz vun der Stroumversuergung niddereg ass an den Induktanzwäert net grouss genuch ass, kann de Filtereffekt net sou gutt sinn wéi RC.Wéi och ëmmer, de Präis fir ze bezuelen fir RC Filteren ze benotzen ass datt de Widderstand selwer d'Kraaft dissipéiert, manner effizient ass an opmierksam ass wéi vill Kraaft de gewielte Widderstand kann handhaben.
24. Wat ass d'Method fir d'Induktanzen an d'Kapazitanzwäert ze wielen beim Filteren?
Zousätzlech zu der Geräischerfrequenz, déi Dir ausfiltere wëllt, berücksichtegt d'Auswiel vum Induktanzwäert och d'Äntwertfäegkeet vum momentane Stroum.Wann den Ausgangsterminal vun der LC d'Méiglechkeet huet e grousse Stroum direkt auszeginn, wäert en ze grouss Induktanzwäert d'Geschwindegkeet vum grousse Stroum, deen duerch den Induktor fléisst, behënneren an d'Rippleräusche erhéijen.De Kapazitéitswäert ass mat der Gréisst vum Ripple-Noise Spezifizéierungswäert verbonnen deen toleréiert ka ginn.
Wat méi kleng d'Ripple Kaméidi-Wäertfuerderung ass, dest méi grouss ass de Kondensatorwäert.Den ESR/ESL vum Kondensator wäert och en Impakt hunn.Zousätzlech, wann d'LC op der Ausgang vun enger Schaltreguléierungskraaft plazéiert ass, ass et och noutwendeg op den Afloss vum Pol / Null, deen vun der LC generéiert gëtt, op d'Stabilitéit vun der negativer Feedback Kontrollschleife opmierksam ze maachen..
25. Wéi den EMC Ufuerderunge sou vill wéi méiglech ze erfëllen ouni ze vill Käschtendrock ze verursaachen?
Déi erhéicht Käschte wéinst EMC op der PCB ass normalerweis wéinst der Erhéijung vun der Unzuel vun de Buedemschichten fir de Schirmeffekt ze verbesseren an d'Additioun vu Ferritperl, Choke an aner héichfrequenz harmonesch Ënnerdréckungsapparater.Zousätzlech ass et normalerweis néideg mat Schirmstrukturen op anere Mechanismen ze kooperéieren fir de ganze System d'EMC Ufuerderungen ze passéieren.Déi folgend sinn nëmmen e puer PCB Verwaltungsrot Design Tipps der elektromagnetesch Stralung Effekt vun de Circuit generéiert ze reduzéieren.
Wielt en Apparat mat engem méi luesen Schluechtrate sou vill wéi méiglech fir d'Héichfrequenzkomponenten ze reduzéieren, déi vum Signal generéiert ginn.
Opgepasst op d'Placement vun héichfrequenzkomponenten, net ze no bei externe Stecker.
Opgepasst op d'Impedanzmatchung vu High-Speed-Signaler, d'Verdrahtungsschicht a säi Retourstroumwee (Retourstroumwee) fir Héichfrequenzreflexioun a Stralung ze reduzéieren.
Plaz genuch an entspriechend Entkupplungskondensatoren op de Kraaftpins vun all Apparat fir de Geräischer op de Kraaft- a Buedemfliger ze moderéieren.Opgepasst besonnesch ob d'Frequenzreaktioun an d'Temperaturcharakteristike vum Kondensator den Designfuerderunge entspriechen.
De Buedem no bei der externer Connector kann richteg vun der Formatioun getrennt ginn, an de Buedem vum Connector soll mat dem Chassis Buedem an der Géigend verbonne sinn.
Gëeegent benotzen Buedem Gard / shunt Spure nieft e puer besonnesch héich-Vitesse Signaler.Awer oppassen op den Effet vu Garde / Shunt Spuren op déi charakteristesch Impedanz vun der Spuer.
D'Kraaftschicht ass 20H no bannen wéi d'Formatioun, an H ass d'Distanz tëscht der Kraaftschicht an der Formatioun.
26. Wann et méi digital / analog Funktiounsblocken an engem PCB Board sinn, ass d'gemeinsame Praxis den digitalen / analoge Buedem ze trennen.Wat ass de Grond?
De Grond fir den digitale / analoge Buedem ze trennen ass well den digitale Circuit Geräischer op der Energieversuergung an dem Buedem generéiert wann Dir tëscht héijen an niddrege Potenzialer wiesselt.D'Gréisst vum Kaméidi ass mat der Geschwindegkeet vum Signal an der Gréisst vum Stroum verbonnen.Wann de Buedemplang net opgedeelt ass an de Kaméidi, deen vum Circuit am digitale Beräich generéiert gëtt, grouss ass an de Circuit am analoge Beräich ganz no ass, dann och wann déi digital an analog Signaler net kräizen, gëtt den Analog Signal nach ëmmer gestéiert. vum Buedem Kaméidi.Dat heescht, d'Method fir den digitalen an analogen Terrain net opzedeelen kann nëmme benotzt ginn wann d'Analog Circuitberäich wäit ewech vum digitale Circuitgebitt ass, dee grousse Kaméidi generéiert.
27. Aner Approche ass fir sécherzestellen datt den digitalen / analoge separaten Layout an d'digitale / analoge Signallinnen net géigesäiteg kräizen, de ganze PCB-Verwaltungsrot ass net opgedeelt, an den digitale / analoge Buedem ass mat dësem Buedemplang verbonnen.Wat ass de Punkt?
D'Ufuerderung datt d'digital-analog Signalspuren net kënnen iwwerschreiden ass well de Retourstroumwee (Réckstroumwee) vum liicht méi séier digitale Signal probéiert zréck an d'Quell vum digitale Signal laanscht de Buedem no ënnen vun der Spuer zréckzekommen.Kräiz, wäert de Kaméidi generéiert vun der Retour aktuell am Analog Circuit Beräich schéngen.
28. Wéi den Impedanz passende Problem ze betruecht wann der schematic Diagramm vun héich-Vitesse PCB Design Design?
Wann Dir Héich-Vitesse PCB Kreesleef designt, ass d'Impedanzmatching ee vun den Designelementer.Den Impedanzwäert huet eng absolut Relatioun mat der Routingmethod, wéi zum Beispill Spazéieren op der Uewerflächeschicht (Microstrip) oder banneschten Schicht (Stripline / Duebelstreifline), d'Distanz vun der Referenzschicht (Muechtschicht oder Buedemschicht), Spuerbreet, PCB Material, etc.. Béid wäert de charakteristesche impedance Wäert vun der Spuer Afloss.
Dat ass ze soen, den Impedanzwäert kann nëmmen no der Drot bestëmmt ginn.Allgemeng Simulatiounssoftware wäert net fäeg sinn e puer Kabelbedéngungen mat diskontinuerlecher Impedanz ze berücksichtegen wéinst der Limitatioun vum Linnmodell oder dem benotzte mathematesche Algorithmus.Zu dëser Zäit kënnen nëmmen e puer Terminatoren (Terminatiounen), wéi Serieresistors, am schemateschen Diagramm reservéiert ginn.fir den Effekt vu Spuerimpedanzdiskontinuitéiten ze reduzéieren.Déi richteg fundamental Léisung fir de Problem ass ze probéieren d'Impedanzdiskontinuitéit beim Drot ze vermeiden.
29. Wou kann ech eng méi genee IBIS Modell Bibliothéik?
D'Genauegkeet vum IBIS Modell beaflosst direkt d'Simulatiounsresultater.Prinzipiell kënnen IBIS als elektresch charakteristesch Donnéeën vum gläichwäertege Circuit vum aktuellen Chip I/O Puffer ugesi ginn, wat allgemeng kritt ka ginn andeems de SPICE Modell ëmgewandelt gëtt, an d'Donnéeë vu SPICE hunn eng absolut Relatioun mat der Chipfabrikatioun, also déi selwecht Apparat gëtt vun verschiddenen Chip Hiersteller.D'Donnéeën am SPICE sinn anescht, an d'Donnéeën am ëmgerechent IBIS Modell wäerten och deementspriechend anescht sinn.
Dat ass ze soen, wann d'Apparater vum Hiersteller A benotzt ginn, nëmmen si hunn d'Fähegkeet genee Modelldaten vun hiren Apparater ze liwweren, well keen aneren weess besser wéi si aus wéi engem Prozess hir Apparater sinn.Wann den IBIS vum Hiersteller geliwwert ass ongenau ass, ass déi eenzeg Léisung fir den Hiersteller kontinuéierlech ze froen fir ze verbesseren.
30. Wann Design Héich-Vitesse PCBs, aus wat Aspekter sollen Designer d'Regele vun EMC an EMI betruecht?
Am Allgemengen muss den EMI / EMC Design souwuel ausstraalt a geleet Aspekter berücksichtegen.Dee fréiere gehéiert zum méi héije Frequenzdeel (≥30MHz) an dee leschte gehéiert zum ënneschten Frequenzdeel (≤30MHz).
Also kënnt Dir net nëmmen op déi héich Frequenz oppassen an den nidderegen Frequenz Deel ignoréieren.E gudden EMI / EMC Design muss d'Positioun vum Apparat berücksichtegen, d'Arrangement vum PCB-Stack, de Wee vu wichtege Verbindungen, d'Auswiel vum Apparat, etc.. am Ufank vum Layout.Wann et keng besser Arrangement am Viraus ass, kann et duerno geléist ginn.
Zum Beispill däerf d'Positioun vum Auergenerator net sou vill wéi méiglech no beim externen Connector sinn, de High-Speed-Signal soll sou wäit wéi méiglech an déi bannescht Schicht goen an op d'Kontinuitéit vun der charakteristescher Impedanzmatchung oppassen an den Referenzschicht fir d'Reflexioun ze reduzéieren, an den Hang (Schlësselrate) vum Signal, deen vum Apparat gedréckt gëtt, soll sou kleng wéi méiglech sinn fir den Héich ze reduzéieren. Muecht Fliger Kaméidi.
Zousätzlech, oppassen op de Retour Wee vun der héich-Frequenz Signal aktuell der Loop Beräich esou kleng wéi méiglech ze maachen (dat ass, der Loop Impedanz ass sou kleng wéi méiglech) Stralung ze reduzéieren.Et ass och méiglech d'Gamme vu héichfrequenz Kaméidi ze kontrolléieren andeems d'Formatioun opgedeelt ass.Endlech, wielt richteg de Grondpunkt vun der PCB an de Fall (Chassis Buedem).
31. Wéi wielen ech EDA Tools?
An der aktueller PCB Design Software ass thermesch Analyse net e staarke Punkt, also ass et net recommandéiert et ze benotzen.Fir aner Funktiounen 1.3.4 kënnt Dir PADS oder Cadence wielen, an d'Performance an d'Präisverhältnis si gutt.Ufänger am PLD Design kënnen d'integréiert Ëmfeld benotzen, déi vun PLD Chip Hiersteller zur Verfügung gestallt gëtt, an Single-Punkt Tools kënne benotzt ginn wann Dir méi wéi eng Millioun Paarte designt.
32. Recommandéiert weg eng EDA Software gëeegent fir High-Speed Signal Veraarbechtung an Transmissioun.
Fir konventionell Circuit Design, INNOVEDA's PADS ass ganz gutt, an et gi passende Simulatiounssoftware, an dës Zort Design stellt dacks 70% vun den Uwendungen aus.Fir Héich-Vitesse Circuit Design, Analog an digital gemëscht Circuiten, soll d'Cadence Léisung eng Software mat besser Leeschtung a Präis ginn.Natierlech ass d'Leeschtung vum Mentor nach ëmmer ganz gutt, besonnesch seng Designprozessmanagement soll déi bescht sinn.
33. Erklärung vun der Bedeitung vun all Layer vun PCB Verwaltungsrot
Topoverlay - den Numm vum Top-Level Apparat, och Top Seidbildschierm oder Top Komponent Legend genannt, wéi R1 C5,
IC10.bottomoverlay–ähnlech Multilayer—–Wann Dir e 4-Layer Board designt, setzt Dir e gratis Pad oder via, definéiert et als Multilay, da wäert seng Pad automatesch op de 4 Schichten erschéngen, wann Dir se nëmmen als Top Layer definéiert, dann erschéngt säin Pad nëmmen op der ieweschter Schicht.
34. Wéi eng Aspekter sollten am Design, Routing an Layout vun héichfrequenz PCBs iwwer 2G oppassen?
Héichfrequenz PCBs iwwer 2G gehéieren zum Design vu Radiofrequenzkreesser, a sinn net am Kader vun der Diskussioun iwwer High-Speed-Digital Circuit Design.De Layout an de Routing vum RF Circuit soll zesumme mam schemateschen Diagramm berücksichtegt ginn, well Layout a Routing Verdeelungseffekter verursaachen.
Ausserdeem ginn e puer passiv Apparater am RF Circuit Design duerch parametresch Definitioun a speziell geformte Kupferfolie realiséiert.Dofir sinn EDA Tools erfuerderlech fir parametresch Geräter ze bidden a speziell geformt Kupferfolie z'änneren.
Mentor's Boardstation huet en dedizéierten RF Design Modul deen dës Ufuerderunge entsprécht.Ausserdeem erfuerdert allgemeng Radiofrequenz Design speziell Radiofrequenz Circuit Analyse Tools, déi bekanntst an der Industrie ass agilent's eesoft, deen eng gutt Interface mat Mentor Tools huet.
35. Fir héich-Frequenz PCB Design iwwer 2G, wat Regele soll de microstrip Design verfollegen?
Fir den Design vun RF Mikrostrip Linnen, ass et néideg 3D Feld Analyse Handwierksgeschir ze benotzen Transmissioun Linn Parameteren Extrait.All Regele sollen an dësem Feld Extraktioun Outil uginn ginn.
36. Fir e PCB mat all digital Signaler, et gëtt eng 80MHz Auer Quell op de Verwaltungsrot.Nieft der Benotzung vun Drot Mesh gemaach (Grondlag), wéi eng Zort Circuit soll fir Schutz benotzt ginn, fir genuch Fuerderung Kapazitéit ze garantéieren?
Fir d'Fuerfäegkeet vun der Auer ze garantéieren, sollt et net duerch Schutz realiséiert ginn.Allgemeng gëtt d'Auer benotzt fir den Chip ze fueren.Déi allgemeng Suerg iwwer d'Clock Drive Kapazitéit gëtt duerch verschidde Auerbelaaschtungen verursaacht.E Clock Driver Chip gëtt benotzt fir ee Auersignal an e puer ze konvertéieren, an eng Punkt-zu-Punkt Verbindung gëtt ugeholl.Wann Dir de Chauffer Chip auswielt, zousätzlech fir sécherzestellen datt et grondsätzlech mat der Belaaschtung passt an d'Signalkant den Ufuerderunge entsprécht (normalerweis ass d'Auer e Randeffektiv Signal), beim Berechnung vum System Timing, d'Verzögerung vun der Auer am Chauffer Chip muss Rechnung gedroe ginn.
37. Wann eng separat Auer Signal Verwaltungsrot benotzt gëtt, wat Zort Interface allgemeng benotzt fir suergen, datt d'Transmissioun vun der Auer Signal manner betraff ass?
Wat méi kuerz d'Auersignal ass, wat méi kleng ass den Iwwerdroungslinneffekt.Mat enger separater Auer Signal Verwaltungsrot wäert d'Signal Routing Längt Erhéijung.An d'Buedem Stroumversuergung vum Board ass och e Problem.Fir laang-Distanz Transmissioun, ass et recommandéiert Differential Signaler ze benotzen.L Gréisst kann der fueren Muecht Ufuerderunge treffen, mä Är Auer ass net ze séier, et ass net néideg.
38, 27M, SDRAM Auer Linn (80M-90M), déi zweet an drëtt Harmonie vun dësen Auer Linnen sinn just an der VHF Band, an d'Interferenz ass ganz grouss no der héich Frequenz vun der Empfang Enn.Zousätzlech fir d'Linnlängt ze verkierzen, wéi eng aner gutt Weeër?
Wann déi drëtt Harmonie grouss ass an déi zweet Harmonie kleng ass, kann et sinn datt de Signalflichtzyklus 50% ass, well an dësem Fall huet d'Signal keng souguer Harmonie.Zu dëser Zäit ass et néideg de Signal Duty Cycle z'änneren.Ausserdeem, wann d'Auersignal unidirektional ass, gëtt d'Quellend Serie passende allgemeng benotzt.Dëst ënnerdréckt sekundär Reflexiounen ouni d'Auerrandrate ze beaflossen.De passende Wäert um Quell Enn kann duerch d'Formel an der Figur ënnendrënner benotzt ginn.
39. Wat ass d'Topologie vun der Drot?
Topologie, e puer ginn och Routinguerdnung genannt.Fir d'Wiring Uerdnung vun der Multi-port verbonne Reseau.
40. Wéi d'Topologie vun der Verdrahtung unzepassen fir d'Integritéit vum Signal ze verbesseren?
Dës Aart vu Netzwierksignalrichtung ass méi komplizéiert, well fir een-Wee, zwee-Wee Signaler, a Signaler vu verschiddenen Niveauen, huet d'Topologie verschidden Afloss, an et ass schwéier ze soen wéi eng Topologie fir d'Signalqualitéit gutt ass.Ausserdeem, wann Dir Pre-Simulatioun maacht, wéi eng Topologie ze benotzen ass ganz usprochsvoll fir Ingenieuren, a erfuerdert e Verständnis vu Circuitprinzipien, Signaltypen, a souguer Verkabelungsschwieregkeeten.
41. Wéi reduzéieren ech EMI Problemer andeems Dir Stackup arrangéiert?
Éischt vun all, EMI soll aus dem System considéréiert ginn, an de PCB eleng kann de Problem net léisen.Fir EMI, mengen ech, datt d'Stacking haaptsächlech ass fir de kuerste Signalretourwee ze bidden, d'Kupplungsberäich ze reduzéieren an d'Differentialmodusinterferenz z'ënnerhalen.Zousätzlech sinn d'Buedemschicht an d'Kraaftschicht enk gekoppelt, an d'Verlängerung ass passend méi grouss wéi d'Muechtschicht, wat gutt ass fir d'gemeinsame Modusinterferenz z'ënnerdrécken.
42. Firwat gëtt Koffer geluecht?
Allgemeng ginn et verschidde Grënn fir Kupfer ze leeën.
1. EMC.Fir grouss Fläch Buedem oder Energieversuergung Koffer, wäert et eng shielding Roll spillen, an e puer speziell, wéi PGND, wäert eng Schutzmoossnamen Roll spillen.
2. PCB Prozess Ufuerderunge.Allgemeng, fir den Effekt vun der Elektroplatéierung oder der Laminéierung ouni Verformung ze garantéieren, gëtt Kupfer op der PCB Schicht mat manner Verdrahtung geluecht.
3. Signal Integritéit Ufuerderunge, ginn héich-Frequenz digital Signaler e komplette Retour Wee, a reduzéieren der wiring vun der DC Reseau.Natierlech ginn et och Grënn fir Wärmevergëftung, speziell Apparatinstallatioun erfuerdert Kupfer leeën, a sou weider.
43. An engem System sinn dsp a pld abegraff, op wéi eng Problemer sollten oppassen wann Dir d'Verdrahtung?
Kuckt d'Verhältnis vun Ärem Signalrate an d'Längt vun der Drot.Wann d'Verzögerung vum Signal op der Iwwerdroungslinn mat der Zäit vum Signalännerungsrand vergläichbar ass, sollt de Signalintegritéitsproblem berücksichtegt ginn.Zousätzlech, fir verschidde DSPs, wäert d'Auer an d'Datesignal Routing Topologie och d'Signalqualitéit an den Timing beaflossen, wat Opmierksamkeet brauch.
44. Nieft der Protel Tool wiring, ginn et aner gutt Tools?
Wat Tools ugeet, zousätzlech zu PROTEL, ginn et vill Verkabelungsinstrumenter, wéi MENTOR's WG2000, EN2000 Serie an powerpcb, Cadence's allegro, zuken's Cadstar, cr5000, etc., jidderee mat sengen eegene Stäerkten.
45. Wat ass de "Signal Retour Wee"?
Signal Retour Wee, dat ass, Retour aktuell.Wann e High-Speed-Digital Signal iwwerdroe gëtt, fléisst d'Signal vum Chauffer laanscht d'PCB-Transmissiounslinn op d'Laascht, an dann geet d'Laascht zréck an de Chaufferend laanscht de Buedem oder d'Energieversuergung duerch de kuerste Wee.
Dëst Retour Signal um Buedem oder Energieversuergung gëtt de Signal Retour Wee genannt.Dr.Johnson erkläert a sengem Buch datt Héichfrequenz Signaliwwerdroung tatsächlech e Prozess ass fir déi dielektresch Kapazitéit ze laden, déi tëscht der Iwwerdroungslinn an der DC Schicht sandwichéiert ass.Wat SI analyséiert ass d'elektromagnetesch Eegeschafte vun dësem Gebitt an d'Kupplung tëscht hinnen.
46. Wéi maachen ech SI Analyse op Stecker?
An der IBIS3.2 Spezifizéierung gëtt et eng Beschreiwung vum Connectormodell.Benotzt allgemeng den EBD Modell.Wann et e spezielle Bord ass, wéi zum Beispill e Backplane, ass e SPICE Modell erfuerderlech.Dir kënnt och Multi-Board Simulatioun Software benotzen (HYPERLYNX oder IS_multiboard).Wann Dir e Multi-Board System baut, gitt d'Verdeelungsparameter vun de Stecker un, déi allgemeng aus dem Steckerhandbuch kritt ginn.Natierlech wäert dës Method net genee genuch sinn, awer soulaang et am akzeptable Beräich ass.
47. Wat sinn d'Methoden vun Enn?
Terminatioun (Terminal), och bekannt als Matching.Allgemeng, laut der passende Positioun, ass et opgedeelt an aktiv Ennmatching an Terminalmatching.Ënnert hinnen ass d'Quellmatching allgemeng Widderstandsserie passend, an den Terminalmatching ass allgemeng parallele Matching.Et gi vill Weeër, dorënner Resistor Pull-up, Resistor Pull-Down, Thevenin Matching, AC Matching, a Schottky Diode Matching.
48. Wat Faktoren bestëmmen de Wee vun Enn (Match)?
Déi passende Method gëtt allgemeng vun de BUFFER Charakteristiken, Topologiebedéngungen, Niveautypen an Uerteelmethoden festgeluegt, an de Signalflichtzyklus an de Stroumverbrauch vum System sollen och berücksichtegt ginn.
49. Wat sinn d'Regele fir de Wee vun der Kënnegung (Match)?
Dat kritescht Thema an digitale Circuiten ass den Timingproblem.Den Zweck fir de Match ze addéieren ass d'Signalqualitéit ze verbesseren an e bestëmmtent Signal am Uerteelmoment ze kréien.Fir Niveau effektiv Signaler ass d'Signalqualitéit stabil ënner der Viraussetzung fir d'Etablissement an d'Haltzäit ze garantéieren;fir Verspéidung effikass Signaler, ënner der Viraussetzung vum Signal Verzögerung Monotonicity ze garantéieren, entsprécht d'Signalännerungsverzögerungsgeschwindegkeet den Ufuerderunge.Et gëtt e puer Material iwwer Matching am Mentor ICX Produkt Léierbuch.
Zousätzlech, "High Speed Digital Design a Handbook of Blackmagic" huet e Kapitel gewidmet dem Terminal, deen d'Roll vum Matching op der Signalintegritéit vum Prinzip vun elektromagnetesche Wellen beschreift, déi als Referenz benotzt kënne ginn.
50. Kann ech den IBIS Modell vum Apparat benotzen fir d'Logikfunktioun vum Apparat ze simuléieren?Wann net, wéi kënne Bord- a System-Niveau Simulatioune vum Circuit duerchgefouert ginn?
IBIS Modeller sinn Verhalensniveau Modeller a kënnen net fir funktionell Simulatioun benotzt ginn.Fir funktionell Simulatioun, SPICE Modeller oder aner strukturell Niveau Modeller sinn néideg.
51. An engem System wou digital an Analog zesumme existéieren, ginn et zwou Veraarbechtungsmethoden.Een ass den digitale Buedem vum Analog Terrain ze trennen.Beads sinn ugeschloss, awer d'Energieversuergung ass net getrennt;déi aner ass datt d'analog Energieversuergung an d'digitale Stroumversuergung getrennt sinn a mat FB verbonne sinn, an de Buedem ass e vereenegt Buedem.Ech géif gären Här Li froen, ob den Effekt vun dësen zwou Methoden déiselwecht ass?
Et soll gesot ginn, datt et am Prinzip d'selwecht ass.Well Kraaft a Buedem sinn gläichwäerteg mat Héichfrequenz Signaler.
Den Zweck fir tëscht Analog an Digital Deeler z'ënnerscheeden ass fir Anti-Interferenz, haaptsächlech d'Interferenz vun digitale Circuiten op Analog Circuiten.Wéi och ëmmer, Segmentatioun kann zu engem onvollstännege Signalretourwee féieren, wat d'Signalqualitéit vum digitale Signal beaflosst an d'EMC Qualitéit vum System beaflosst.
Dofir, egal wéi ee Fliger opgedeelt ass, hänkt dovun of, ob de Signalretourwee vergréissert ass a wéi vill d'Retoursignal mam normalen Aarbechtssignal stéiert.Elo ginn et och e puer gemëschten Designen, onofhängeg vun der Energieversuergung an dem Buedem, wann Dir auslegt, trennt de Layout an d'Verdrahtung no dem digitalen Deel an dem analogen Deel fir cross-regional Signaler ze vermeiden.
52. Sécherheetsreglementer: Wat sinn déi spezifesch Bedeitunge vun FCC an EMC?
FCC: Bundeskommunikatiounskommissioun American Communications Commission
EMC: elektromagnetesch Kompatibilitéit elektromagnetesch Kompatibilitéit
FCC ass eng Standardorganisatioun, EMC ass e Standard.Et gi entspriechend Grënn, Normen an Testmethoden fir d'Verëffentlechung vu Standarden.
53. Wat ass differenziell Verdeelung?
Differenziell Signaler, e puer vun deenen och Differentialsignaler genannt ginn, benotzen zwee identesch Signaler, Géigendeel Polaritéit fir e Kanal vun Daten ze vermëttelen, a vertrauen op den Niveaudifferenz vun deenen zwee Signaler fir Uerteel.Fir sécherzestellen datt déi zwee Signaler komplett konsequent sinn, musse se während der Verdranung parallel gehale ginn, an d'Linnbreed an d'Linnabstand bleiwen onverännert.
54. Wat sinn d'PCB Simulatioun Software?
Et gi vill Zorte vu Simulatioun, Héich-Vitesse digital Circuit Signal Integritéit Analyse Simulatioun Analyse (SI) allgemeng benotzt Software sinn icx, signalvision, hyperlynx, XTK, Spectraquest, etc.. Verschiddener benotzen och Hspice.
55. Wéi mécht PCB Simulatioun Software Layout Simulatioun?
An High-Speed-Digital Circuits, fir d'Signalqualitéit ze verbesseren an d'Schwieregkeet vun der Drot ze reduzéieren, gi Multi-Layer Boards allgemeng benotzt fir speziell Kraaftschichten a Buedemschichten ze ginn.
56. Wéi mat Layout a wiring ze këmmeren fir d'Stabilitéit vun Signaler iwwer 50M ze garantéieren
De Schlëssel fir High-Speed-Digital-Signalverdrahtung ass den Impakt vun den Iwwerdroungslinnen op d'Signalqualitéit ze reduzéieren.Dofir erfuerdert de Layout vu High-Speed-Signaler iwwer 100M datt d'Signalspuren sou kuerz wéi méiglech sinn.An digitale Circuiten ginn Héichgeschwindegkeetssignaler duerch Signalerhéijungsverzögerungszäit definéiert.Ausserdeem hu verschidden Aarte vu Signaler (wéi TTL, GTL, LVTTL) verschidde Methoden fir d'Signalqualitéit ze garantéieren.
57. De RF-Deel vun der Outdoor-Eenheet, den Zwëschenfrequenz-Deel, an och de Low-Frequenz Circuit Deel, deen d'Outdoor-Eenheet iwwerwaacht, ginn oft op der selwechter PCB agesat.Wat sinn d'Ufuerderunge fir d'Material vun esou engem PCB?Wéi verhënneren RF, IF a souguer niddereg Frequenz Circuiten ausenee stéieren?
Hybrid Circuit Design ass e grousse Problem.Et ass schwéier eng perfekt Léisung ze hunn.
Allgemeng ass de Radiofrequenzkreeslaf als onofhängeg eenzeg Board am System geluecht a verkabelt, an et gëtt souguer e spezielle Schirmhuelraum.Ausserdeem ass den RF Circuit allgemeng eensäiteg oder duebelsäiteg, an de Circuit ass relativ einfach, déi all den Impakt op d'Verdeelungsparameter vum RF Circuit reduzéieren an d'Konsistenz vum RF System verbesseren.
Am Verglach mam allgemenge FR4 Material tendéieren RF Circuitboards fir High-Q Substrater ze benotzen.D'Dielektresch Konstant vun dësem Material ass relativ kleng, d'verdeelt Kapazitéit vun der Iwwerdroungslinn ass kleng, d'Impedanz ass héich, an d'Signaliwwerdroungsverzögerung ass kleng.Am Hybrid Circuit Design, obwuel RF an digital Circuiten op deemselwechte PCB gebaut sinn, gi se allgemeng an RF Circuitberäich an Digital Circuitberäich opgedeelt, déi getrennt ausgeluecht a bedrade sinn.Benotzen Buedem vias an shielding Këschte tëscht hinnen.
58. Fir den RF-Deel, den Zwëschenfrequenz-Deel an den Low-Frequenz Circuit Deel sinn op der selwechter PCB agesat, wéi eng Léisung huet de Mentor?
Mentor's Board-Niveau System Design Software, zousätzlech zu Basis Circuit Design Funktiounen, huet och en dedizéierten RF Design Modul.Am RF schemateschen Design Modul gëtt e parametriséierten Apparatmodell geliwwert, an eng bidirektional Interface mat RF Circuit Analyse a Simulatiounsinstrumenter wéi EESOFT gëtt zur Verfügung gestallt;am RF LAYOUT Modul gëtt eng Muster Editéierungsfunktioun speziell fir RF Circuit Layout a Wiring zur Verfügung gestallt, an et gëtt och eng Zwee-Wee Interface vun RF Circuit Analyse a Simulatiounsinstrumenter wéi EESOFT kënnen d'Resultater vun der Analyse ëmgedréint an Simulatioun zréck op d'schematesch Diagramm an PCB.
Zur selwechter Zäit, mat der Designmanagementfunktioun vun der Mentor Software, Design Wiederverwendung, Design Derivatioun, a kollaborativen Design kënne ganz einfach realiséiert ginn.Beschleunegt den Hybrid Circuit Design Prozess staark.Den Handy Board ass en typesche gemëschte Circuit Design, a vill grouss Handy Design Hiersteller benotzen Mentor plus Angelon d'eesoft als Design Plattform.
59. Wat ass d'Produktstruktur vum Mentor?
Mentor Graphics 'PCB Tools enthalen WG (fréier veribest) Serie an Enterprise (boardstation) Serie.
60. Wéi ënnerstëtzt Mentor PCB Design Software BGA, PGA, COB an aner Packagen?
Mentor's autoactive RE, entwéckelt vun der Acquisitioun vu Veribest, ass den éischte gridless, all-Wénkel Router vun der Industrie.Wéi mir all wëssen, fir Kugelgitter Arrays, COB Geräter, Gridless, an all Wénkel Router sinn de Schlëssel fir de Routingrate ze léisen.An der leschter autoactive RE, Fonctiounen wéi pushing vias, Koffer Folie, REROUTE, etc.Zousätzlech ënnerstëtzt hien High-Speed-Routing, dorënner Signalrouting an Differentialpaar-Routing mat Zäitverzögerungsfuerderunge.
61. Wéi handhabt Mentor's PCB-Designsoftware Differentiallinnpaeren?
Nodeems d'Mentor Software d'Eegeschafte vum Differentialpaar definéiert, kënnen déi zwee Differentialpaar zesumme geréckelt ginn, an d'Linnbreed, Abstand an Längt vum Differentialpaar sinn strikt garantéiert.Si kënnen automatesch getrennt ginn wann se op Hindernisser begéinen, an d'via Method kann ausgewielt ginn wann Dir Schichten ännert.
62. Op engem 12-Layer PCB Verwaltungsrot, ginn et dräi Muecht Fourniture Schichten 2.2v, 3.3v, 5v, a jiddereng vun den dräi Muecht Ëmgeréits ass op eng Layer.Wéi mat de Buedem Drot ze këmmeren?
Allgemeng sinn déi dräi Stroumversuergung respektiv um drëtte Stack arrangéiert, wat besser ass fir d'Signalqualitéit.Well et onwahrscheinlech ass datt d'Signal iwwer Fligerschichten opgedeelt gëtt.Cross-Segmentatioun ass e kritesche Faktor deen d'Signalqualitéit beaflosst, déi allgemeng vun der Simulatiounssoftware ignoréiert gëtt.Fir Kraaftfliger a Buedemfliger ass et gläichwäerteg fir Héichfrequenz Signaler.An der Praxis, zousätzlech fir d'Signalqualitéit ze berücksichtegen, sinn d'Kraaftplankupplung (mat der Nopeschflächebene benotzt fir d'AC-Impedanz vum Kraaftplang ze reduzéieren) an d'Stackingsymmetrie sinn all Faktoren déi berücksichtegt musse ginn.
63. Wéi kontrolléiert ob d'PCB den Designprozess Ufuerderunge entsprécht wann se d'Fabréck verléisst?
Vill PCB Hiersteller mussen duerch e Power-on Netzwierk Kontinuitéitstest goen ier d'PCB Veraarbechtung fäerdeg ass fir sécherzestellen datt all Verbindungen korrekt sinn.Zur selwechter Zäit benotzen ëmmer méi Hiersteller och Röntgentesten fir e puer Feeler beim Ätzen oder Laminéierung ze kontrolléieren.
Fir de fäerdege Bord no Patchveraarbechtung gëtt ICT Testinspektioun allgemeng benotzt, wat erfuerdert ICT Testpunkte beim PCB Design ze addéieren.Wann et e Problem ass, kann e speziellen Röntgen-Inspektiounsapparat och benotzt ginn fir auszeschléissen ob de Feeler duerch d'Veraarbechtung verursaacht gëtt.
64. Ass de "Schutz vum Mechanismus" de Schutz vun der Këscht?
Jo.D'Gehäuse soll sou enk wéi méiglech sinn, manner oder guer keng konduktiv Materialien benotzen, a sou vill wéi méiglech gegrënnt ginn.
65. Ass et néideg den esd Problem vum Chip selwer ze berücksichtegen wann Dir den Chip auswielt?
Egal ob et en Duebelschicht Board oder e Multi-Layer Board ass, soll d'Gebitt vum Buedem sou vill wéi méiglech erhéicht ginn.Wann Dir en Chip auswielt, sollten d'ESD Charakteristike vum Chip selwer berücksichtegt ginn.Dës sinn allgemeng an der Chip Beschreiwung ernimmt, a souguer d'Leeschtung vun der selwechter Chip aus verschiddene Hiersteller wäert anescht ginn.
Bezuelen méi Opmierksamkeet op den Design a betruecht et méi ëmfaassend, an d'Performance vun der Circuit Verwaltungsrot wäert zu engem gewësse Mooss garantéiert ginn.Awer de Problem vun der ESD kann nach ëmmer optrieden, sou datt de Schutz vun der Organisatioun och ganz wichteg ass fir de Schutz vun der ESD.
66. Wann Dir e PCB Board mécht, fir d'Interferenz ze reduzéieren, sollt de Buedemdrot eng zougemaach Form bilden?
Wann Dir PCB Boards mécht, allgemeng gesi, ass et néideg d'Gebitt vun der Loop ze reduzéieren fir d'Interferenz ze reduzéieren.Wann Dir de Buedemdraht leet, sollt et net an enger zouener Form geluecht ginn, awer an enger dendritesch Form.D'Gebitt vun der Äerd.
67. Wann d'Emulator eng Energieversuergung benotzt an de PCB-Verwaltungsrot benotzt eng Energieversuergung, sollten d'Terrainen vun deenen zwee Stroumversuergung matenee verbonne sinn?
Et wier besser wann eng separat Energieversuergung benotzt ka ginn, well et net einfach ass fir Interferenz tëscht Stroumversuergung ze verursaachen, awer déi meescht Ausrüstung huet spezifesch Ufuerderungen.Zanter der Emulator an der PCB Verwaltungsrot benotzen zwee Muecht Ëmgeréits, Ech mengen net se déi selwecht Terrain deelen soll.
68. E Circuit besteet aus e puer PCB Placke.Solle se de Buedem deelen?
E Circuit besteet aus e puer PCBs, déi meescht vun deenen e gemeinsame Buedem erfuerderen, well et net praktesch ass verschidde Stroumversuergung an engem Circuit ze benotzen.Awer wann Dir spezifesch Konditiounen hutt, kënnt Dir eng aner Energieversuergung benotzen, natierlech wäert d'Interferenz méi kleng sinn.
69. Design engem Handheld Produit mat engem LCD an engem Metal Réibau.Wann Dir ESD testen, kann et den Test vum ICE-1000-4-2 net passéieren, KONTAKT kann nëmmen 1100V passéieren, an AIR kann 6000V passéieren.Am ESD Kupplungstest kann den Horizontale nëmmen 3000V passéieren, an de Vertikal kann 4000V passéieren.CPU Frequenz ass 33MHZ.Gëtt et e Wee fir den ESD Test ze passéieren?
Handheld Produkter si Metallgehäuse, sou datt ESD Probleemer méi offensichtlech musse sinn, an LCDs kënnen och méi negativ Phänomener hunn.Wann et kee Wee gëtt fir dat existent Metallmaterial z'änneren, ass et recommandéiert anti-elektrescht Material am Mechanismus ze addéieren fir de Buedem vum PCB ze stäerken, a gläichzäiteg e Wee ze fannen fir den LCD ze Buedem.Natierlech, wéi ze bedreiwen hänkt op der spezifesch Situatioun.
70. Wann Dir e System designt deen DSP a PLD enthält, wéi eng Aspekter sollen ESD berücksichtegt ginn?
Wat den allgemenge System ubelaangt, sollten d'Deeler am direkte Kontakt mam mënschleche Kierper haaptsächlech berücksichtegt ginn, an de passenden Schutz op de Circuit an de Mechanismus duerchgefouert ginn.Wéi vill Impakt ESD op de System wäert hunn, hänkt vu verschiddene Situatiounen of.
Post Zäit: Mar-19-2023