1. Generalia praecepta
1.1 In digitalibus, analogis, et DAA signo wiring areis prae-partitis in PCB.
1.2 Digital et analogia et correspondentia wiring quam maxime separari debent et in suis locis wiring collocari.
1.3 Vestigia digitalis alta velocitate quam brevissime debent esse.
1.4 Serva sensibilium analogorum vestigia quam brevissime signo.
1.5 Ratio potentiae et loci distributio.
1.6 DGND, AGND, agri separantur.
1.7 Utere filis amplis ad copiam virtutis et vestigia signo critico.
1.8 Circuitus digitalis ponitur prope bus parallelis/serial DTE interfaciei, et DAA circuitus ponitur prope lineam telephonicam interfaciei.
2. Component collocatione
2.1 In ambitu schematis systematis schematici:
a) Circulos digitales, analogas, DAA circuitus et eorum cognatos circulos divide;
b) Divide digitales, analogas, mixtas digital/analogos in singulis circulis;
c) Attende positionem copiae virtutis et fibulae insignes cuiusque spumae IC.
2.2 Praeliminari regiones digitales, analogas et DAA circuitus in PCB dividentes (proportio generalis 2/1/1), ac digitales et analogas servant et earum correspondentes wiring quam longissime absunt et limitant ad suum respectum. areis wiring.
Nota: Cum DAA circuiens magnam proportionem obtinet, plura vestigia signorum status moderatio transeuntes per aream suam wiring, quae secundum locorum ordinationes componi possunt, ut componentium spatium, suppressionem altae intentionis, terminum currentem, etc.
2.3 Finita divisione praevia, incipit ponere partes a Connectore et Jack:
a) Situs obturaculi circa Connector et Jack servatur;
b) Relinque spatium ad potentiam et humum circa componentia wiring;
c) Pone situm obturaculi respondentis in circuitu nervum.
2.4 Primo loco componentium hybridarum (qualia sunt modem machinis, A/D, D/A, conversionem astularum, etc.);
a) Determinare collocationem partium directionem, et conantur reddere signum digitale analog signum ac paxillos e regione sua propria wiring areas;
b) Pone componentes ad confluentes digitales et analogas signa fundere locis.
2.5 Pone omnes cogitationes Analog:
a) Locus analogi ambitus laterum, inter circulos DAA;
b) Analogiae strophas prope inter se positas et in parte PCB positae, quae TXA1, TXA2, RIN, VC et VREF vestigia includunt;
c) Voces supprimentes circa TXA1, TXA2, RIN, VC et VREF signa ponunt;
d) Ad modulorum modulorum DTE Vide, DTE EIA/TIA-232-E
Receptor/agitator seriei signorum interfaciei quam proxime iungo esse debet et ab alta frequentia horologii signum excitavit ad minuendum/ne accessionem machinarum strepitus suppressionis in unaquaque linea, ut gyros suffocant et capacitores.
2.6 Pone partes digitales et capacitores decocendi;
a) Partes digitales simul collocantur ad redigendum in longitudinem wiring;
b) Pone 0.1uF capacitorem inter potestatem copiam et humum IC decocendi, et quam brevissime serva fila connectens reducendi EMI;
c) Pro paralleli bus modulorum, partes inter se proximae
Connector in extremis ponitur, ut vexillum applicationis bus interfaciei impleat, ut longitudo bus lineae ISA limitatur ad 2.5in;
d) Vide modulorum DTE, ambitus interfaciei prope iungo;
e) Circuitus cristallus oscillator quam proxime potest ad fabricam pellendam.
2.7 Fila humus uniuscuiusque areae in unum vel plura puncta cum 0 Ohm resistors vel globulis coniungi solent.
3 signum excitandas
3.1 In signo modem fuso, signum lineae quae ad crepitum prona sunt et in signo lineae quae recipiuntur impedimento quantum fieri potest servandae sunt.Si vitari non potest, utere signo neutrae lineae segregandi.
3.2 Signum digitale wiring in aream quam maxime collocari debet in signo digitali wiring;
Signum wiring analogum poni debet in area analog signo wiring quam maxime;
(Solatio vestigia prae-positae praeponi possunt ad modum ne vestigium e routing e area fudisset)
Vestigia signo digitali et analogo signo vestigiorum perpendicularia sunt ad redigendos coitu.
3.3 Vestigia solitaria usus (plerumque humus) ad vestigia signo analogico circumscribendi signo regio routing analogo.
a) Vestigia locorum solitaria in area analoga disposita sunt ab utraque parte tabulae PCB circa analog signum area wiring, cum linea latitudine 50-100mil;
b) Vestigia locorum solitaria in area digitali circumquaque fusi sunt signo digitali wiring area ab utraque parte tabulae PCB, cum linea latitudine 50-100mil, et latitudo unius lateris PCB tabulae 200 mil.
3.4 Parallel bus interfaciei lineae notae latitudo >10 mil (vulgo 12-15mil), ut /HCS, /HRD, /HWT, /RESET.
3.5 Linea latitudo vestigia signorum analogorum est >10 mil (vulgo 12-15mil), ut MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT.
3.6 Cetera vestigia signorum quam latissime debent esse, linea latitudo 5 mil (in communi) 5 mil.
3.7 Linea latitudinis bypassi capacitoris ad respondentem IC >25 mil, et usus viarum vitandus est quam maxime.3.8 Insignia lineae per varias regiones transeuntes (ut typice humilitatis imperii/status significationibus) debent transi per singula fila humum ad unum punctum (malle) vel duo puncta.Si vestigium tantum in una parte est, vestigium terrae solitariae potest ire ad alteram partem PCB, ut signum vestigium omittas et illud continuum retineas.
3
3.10 Summus frequentia signum excitandum usum necessitudinum viarum reducere debet.
3.11 Cuncta signa ab cristallo oscillatoris circuii vestigia custodiunt.
3.12 Pro signo fusa frequentia , una continua fusa usus ad vitandum situm ubi plures sectiones fusa ab uno puncto protenduntur .
3.13 In circuitu DAA, spatium saltem 60 milium circa perforationem relinque (omnia stramina).
4. Power copia
4.1 Determinare vim connexionis relationis.
4.2 In signo digitali wiring area, utere 10uF capacitorem electrolyticum vel capacitorem tantalum in parallela cum capacitore ceramico 0.1uF, ac deinde eam coniunge inter copiam potentiae et terram.Pone unum in potentia inlet fine et ultimi finis PCB tabula ne spicis vim sonitum impediat.
.(In altero latere necesse est discursum eodem modo quo terra digitalis)
4.4 Fere primum ponuntur vestigia virtutis, et deinde signa ponuntur vestigia.
5. terram
5.1 In tabula bipartito, areae insuetae circa et infra, laterales digitalis et analogorum (exceptis DAA) areis digitalibus vel analogis implentur, et eaedem areae utriusque tabulae connexae sunt, et eaedem areae diversorum ordinum sunt. per multas vias connexas : Modem DGND clavum ad terram digitalem areae iungitur, & AGND clavum cum area analogo fundi coniungitur;the digital ground area and the Analog terra area areae rectae intervallo separantur.
5.2 In tabula quattuor tabulatorum, digitalis et analogis locis humus digitalibus et analogicis utere utere (exceptis DAA);Modem DGND clavum cum area digitali terrai iungitur, et AGND clavus ad terram aream analogo iungitur;the digital ground area and the Analog the ground area are used by a straight gap.
5.3 Si EMI filter in consilio requiritur, spatium quoddam in nervum interfaciei reservatur.Pleraque EMI machinas in hac provincia collocari possunt;annexum.
5.4 Potestas cuiusque moduli operandi copia secerni debet.Moduli functiones dividi possunt in: parallela bus interfaciei, ostentus, ambitus digitalis (SRAM, EPROM, MODEM) et DAA, etc. Virtus/humus cuiusvis moduli functionis solum ad fontem potentiae/humi coniungi potest.
5.5 Vide modulorum DTE, utere capacitatibus decoquendi ad redigendum potestatem copulandi et similiter fac lineas telephonicas.
5.6 Terrae filum per unum punctum iungitur, si fieri potest, utere Bead;si necesse est EMI supprimere, permittite filum humus in aliis locis coniungi.
5.7 Omnia fila humus quam latissime possunt, 25-50 mil.
5.8 Capacator vestigia inter omnes copiae IC potentiae/humi quam brevissime debet esse, nullaque per foramina adhibenda.
6. Crystal oscillator circuit
6.1 Omnia vestigia in input/output terminales oscillatoris crystalli connexi (ut XTLI, XTLO) quam brevissime debent reducere influentiam strepitus impedimenti et capacitatem in Crystal distributam.Vestigium XTLO quam brevissimum esse debet, angulus flexus non minus quam 45 gradus.(Quia XTLO iungitur agitatori cum festinatione temporis et vena alta)
6.2 Nulla in tabula trilinei iacuit humus, et humus filum cristalli oscillatoris capacitor ad fabricam filo brevi quam latissime potest coniungi.
Acus DGND oscillatori cristallo proximus est, et vias vias extenuat.
6.3 Si fieri potest, atteratur casus crystalli.
6.4 Coniungere 100 Ohm resistor inter XTLO clavum et nodi crystalli/capacitorem.
6.5 Humus capacitoris crystallini oscillatoris GND clavo Moderni directe connexus.Noli utere vestigiis humus areae vel fundi ad iungendum capacitorem ad GND clavum moderni.
7. Lorem modem design utens EIA/TIA-232 interface
7.1 Metalli causa utere.Si testa plastica exigitur, bracteola metallica intus conglutinanda vel conductiva materia iniecto ad redigendum EMI debet.
7.2 Loco eiusdem exemplaris in utraque potestate funiculi Chokes.
7.3 Partes interfaciei collocantur et prope iungo EIA/TIA-232 interfaciunt.
7.4 Omnes EIA/TIA-232 machinae potentiae/humi a fonte potentiae singulariter coniunctae sunt.Fons potentiae/humi debet esse potestas input terminalis in tabula vel output terminalis voltage moderatoris chip.
7.5 EIA/TIA-232 cable signum humus ad terram digitalem.
7.6 In sequentibus casibus, funis clypei EIA/TIA-232 iungi non oportet ad Modom testam;inanis nexus;digitali terra per capita annexa;funis EIA/TIA-232 directe coniungitur cum terra digitale cum anulus magneticus iuxta Testam Modom positus.
8. Firingi VC et VREF ambitus capaciores quam brevissime et in neutra parte locati sint.
8.1 Coniunge terminos positivos 10uF VC capacitoris electrolytici et 0.1uF VC capacitoris ad VC acu (PIN24) per filum separatum.
8.2 Coniunge negativam 10uF VC capacitoris electrolytici et capacitorem 0.1uF VC ad AGND acum (PIN34) Modem per Bead et utere filo independens.
8.3 Coniunge terminum positivum 10uF VREF capacitorem electrolytici et 0.1uF VC capacitorem ad VREF acu (PIN25) per filum separatum.
8.4 Coniunge negativam 10uF VREF capacitorem electrolytici et 0.1uF VC capacitorem ad VC acu (PIN24) per vestigium independens moderni;nota eam independens a vestigio 8.1 .
VREF --+--+
10u 0.1u
VC -+--+
10u 0.1u
+-----+-~~~~~-+ AGND
Bead usus sit conveniant;
Impedimentum = 70W at 100MHz ;;
rated current = 200mA ;;
Maxime resistentia = 0.5W.
9. Phone et Handset interface
9.1 Place Choke in interface inter consilium et Ringonem.
9.2 Modus colendi linea telephonica similis est quam copiae virtutis, methodis utens ut inducentiae compositionis, suffocationis et capacitatis addendi.Sed difficilius et notabilius est decoctio lineae telephonicae quam copia decoctionis potentiae.Exercitium generale est positiones harum machinarum ad commensurationem in executione / test certificationis / EMI reservare.
Post tempus: May-11-2023