1. 일반 규칙
1.1 디지털, 아날로그 및 DAA 신호 배선 영역은 PCB에 미리 구분되어 있습니다.
1.2 디지털 및 아날로그 구성 요소와 해당 배선은 가능한 한 분리하여 자체 배선 영역에 배치해야 합니다.
1.3 고속 디지털 신호 추적은 가능한 한 짧아야 합니다.
1.4 민감한 아날로그 신호 추적을 가능한 한 짧게 유지하십시오.
1.5 전력 및 접지의 합리적인 분배.
1.6 DGND, AGND 및 필드가 분리됩니다.
1.7 전원 공급 장치와 중요한 신호 추적에 넓은 전선을 사용하십시오.
1.8 디지털 회로는 병렬 버스/직렬 DTE 인터페이스 근처에 배치되고 DAA 회로는 전화선 인터페이스 근처에 배치됩니다.
2. 부품 배치
2.1 시스템 회로 개략도에서:
a) 디지털, 아날로그, DAA 회로 및 관련 회로를 나눕니다.
b) 각 회로에서 디지털, 아날로그, 혼합 디지털/아날로그 구성 요소를 나눕니다.
c) 각 IC 칩의 전원 공급 장치 및 신호 핀의 위치에 주의하십시오.
2.2 PCB 상의 디지털, 아날로그, DAA 회로의 배선 영역을 미리 구분(일반 비율 2/1/1)하고, 디지털 및 아날로그 부품과 그에 해당하는 배선은 가능한 한 멀리 두고 각각의 배선으로 제한한다. 배선 영역.
참고: DAA 회로가 많은 부분을 차지하면 배선 영역을 통과하는 더 많은 제어/상태 신호 트레이스가 있을 것이며 구성 요소 간격, 고전압 억제, 전류 제한 등과 같은 현지 규정에 따라 조정할 수 있습니다.
2.3 예비 분할이 완료되면 커넥터와 잭에서 구성 요소 배치를 시작합니다.
a) 플러그인의 위치는 커넥터와 잭 주위에 예약되어 있습니다.
b) 구성 요소 주위에 전원 및 접지 배선을 위한 공간을 남겨 둡니다.
c) 소켓 주위에 해당 플러그인의 위치를 따로 둡니다.
2.4 1위 하이브리드 부품(예: 모뎀 장치, A/D, D/A 변환 칩 등):
a) 구성 요소의 배치 방향을 결정하고 디지털 신호 및 아날로그 신호 핀이 각각의 배선 영역을 향하도록 하십시오.
b) 디지털 및 아날로그 신호 라우팅 영역의 교차점에 구성요소를 배치합니다.
2.5 모든 아날로그 장치 배치:
a) DAA 회로를 포함한 아날로그 회로 부품을 배치합니다.
b) 아날로그 장치는 서로 가깝게 배치되고 TXA1, TXA2, RIN, VC 및 VREF 신호 트레이스를 포함하는 PCB 측면에 배치됩니다.
c) TXA1, TXA2, RIN, VC 및 VREF 신호 트레이스 주변에 잡음이 많은 부품을 배치하지 마십시오.
d) 직렬 DTE 모듈의 경우 DTE EIA/TIA-232-E
시리즈 인터페이스 신호의 수신기/드라이버는 초크 코일 및 커패시터와 같은 노이즈 억제 장치가 각 라인에 추가되는 것을 줄이거나 방지하기 위해 커넥터에 가능한 한 가깝고 고주파수 클록 신호 라우팅에서 떨어져 있어야 합니다.
2.6 디지털 구성 요소 및 디커플링 커패시터 배치:
a) 배선 길이를 줄이기 위해 디지털 구성 요소를 함께 배치합니다.
b) 전원 공급 장치와 IC 접지 사이에 0.1uF 디커플링 커패시터를 배치하고 연결 와이어를 가능한 한 짧게 유지하여 EMI를 줄입니다.
c) 병렬 버스 모듈의 경우 구성 요소가 서로 가깝습니다.
커넥터는 ISA 버스 라인의 길이가 2.5인치로 제한되는 것과 같은 애플리케이션 버스 인터페이스 표준을 준수하기 위해 가장자리에 배치됩니다.
d) 직렬 DTE 모듈의 경우 인터페이스 회로가 커넥터에 가깝습니다.
e) 수정 발진기 회로는 구동 장치에 가능한 한 가까이 있어야 합니다.
2.7 각 영역의 접지선은 일반적으로 0 옴 저항 또는 비드로 하나 이상의 지점에 연결됩니다.
3. 신호 라우팅
3.1 모뎀 신호 라우팅에서 노이즈가 발생하기 쉬운 신호선과 간섭을 받기 쉬운 신호선은 가능한 한 멀리 유지해야 합니다.불가피한 경우 중립 신호선을 사용하여 격리하십시오.
3.2 디지털 신호 배선은 가능한 한 디지털 신호 배선 영역에 배치해야 합니다.
아날로그 신호 배선은 가능한 한 아날로그 신호 배선 영역에 배치해야 합니다.
(추적이 라우팅 영역 밖으로 라우팅되는 것을 방지하기 위해 격리 추적을 미리 제한할 수 있습니다.)
디지털 신호 트레이스와 아날로그 신호 트레이스는 교차 결합을 줄이기 위해 수직입니다.
3.3 격리된 트레이스(일반적으로 접지)를 사용하여 아날로그 신호 트레이스를 아날로그 신호 라우팅 영역으로 한정합니다.
a) 아날로그 영역의 절연된 접지 트레이스는 50-100mil의 라인 폭으로 아날로그 신호 배선 영역 주변의 PCB 보드 양쪽에 배열됩니다.
b) 디지털 영역의 절연된 접지 트레이스는 PCB 보드의 양쪽에 있는 디지털 신호 배선 영역 주위로 라우팅되며 선폭은 50-100mil이고 PCB 보드의 한쪽 너비는 200mil이어야 합니다.
3.4 병렬 버스 인터페이스 신호 라인 폭 > 10mil(일반적으로 12-15mil), 예: /HCS, /HRD, /HWT, /RESET.
3.5 MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT과 같은 아날로그 신호 트레이스의 라인 폭은 >10mil(일반적으로 12-15mil)입니다.
3.6 다른 모든 신호 트레이스는 가능한 한 넓어야 하고 라인 폭은 >5mil(일반적으로 10mil)이어야 하며 구성 요소 사이의 트레이스는 가능한 짧아야 합니다(장치를 배치할 때 사전 고려 사항을 고려해야 함).
3.7 해당 IC에 대한 바이패스 커패시터의 선폭은 >25mil이어야 하며, 비아의 사용은 가능한 한 피해야 합니다.3.8 다른 영역을 통과하는 신호 라인(예: 일반적인 저속 제어/상태 신호)은 한 지점(선호) 또는 두 지점에서 절연된 접지선을 통과합니다.트레이스가 한쪽에만 있는 경우 격리된 접지 트레이스가 PCB의 다른 쪽으로 이동하여 신호 트레이스를 건너뛰고 연속적으로 유지할 수 있습니다.
3.9 고주파 신호 라우팅에 90도 모서리를 사용하지 말고 부드러운 호 또는 45도 모서리를 사용하십시오.
3.10 고주파수 신호 라우팅은 연결을 통해 사용을 줄여야 합니다.
3.11 수정 발진기 회로에서 모든 신호 흔적을 멀리 유지하십시오.
3.12 고주파 신호 라우팅의 경우 라우팅의 여러 섹션이 한 지점에서 확장되는 상황을 피하기 위해 단일 연속 라우팅을 사용해야 합니다.
3.13 DAA 회로에서 천공(모든 레이어) 주위에 최소 60mil의 공간을 남겨 둡니다.
4. 전원 공급 장치
4.1 전원 연결 관계를 결정합니다.
4.2 디지털 신호 배선 부분에는 10uF 전해 콘덴서나 탄탈륨 콘덴서를 0.1uF 세라믹 콘덴서와 병렬로 사용하여 전원과 접지 사이에 연결한다.노이즈 간섭으로 인한 전원 스파이크를 방지하기 위해 전원 입력단과 PCB 보드의 가장 먼 끝에 하나씩 배치합니다.
4.3 양면 기판의 경우 전력 소비 회로와 동일한 레이어에서 양쪽에 선폭이 200mil인 전력 트레이스로 회로를 둘러쌉니다.(반대편도 디지털 그라운드와 동일하게 처리해야 함)
4.4 일반적으로 전원 트레이스를 먼저 배치한 다음 신호 트레이스를 배치합니다.
5. 접지
5.1 양면기판에서 디지털 및 아날로그 부품(DAA 제외) 주변과 그 아래의 사용하지 않는 영역은 디지털 또는 아날로그 영역으로 채워져 각 레이어의 동일한 영역이 서로 연결되고 서로 다른 레이어의 동일한 영역은 다중 비아를 통해 연결됨: 모뎀 DGND 핀은 디지털 접지 영역에 연결되고 AGND 핀은 아날로그 접지 영역에 연결됩니다.디지털 접지 영역과 아날로그 접지 영역은 직선 간격으로 분리됩니다.
5.2 4층 보드에서 디지털 및 아날로그 접지 영역을 사용하여 디지털 및 아날로그 구성 요소(DAA 제외)를 덮습니다.모뎀 DGND 핀은 디지털 접지 영역에 연결되고 AGND 핀은 아날로그 접지 영역에 연결됩니다.디지털 접지 영역과 아날로그 접지 영역은 직선 간격으로 분리되어 사용됩니다.
5.3 설계상 EMI 필터가 필요한 경우 인터페이스 소켓에 일정 공간을 확보해야 합니다.대부분의 EMI 장치(비드/커패시터)를 이 영역에 배치할 수 있습니다.그것에 연결되어 있습니다.
5.4 각 기능 모듈의 전원 공급 장치는 분리되어야 합니다.기능 모듈은 병렬 버스 인터페이스, 디스플레이, 디지털 회로(SRAM, EPROM, 모뎀) 및 DAA 등으로 나눌 수 있습니다. 각 기능 모듈의 전원/접지는 전원/접지 소스에만 연결할 수 있습니다.
5.5 직렬 DTE 모듈의 경우 디커플링 커패시터를 사용하여 전원 커플링을 줄이고 전화선에도 동일한 작업을 수행합니다.
5.6 접지선은 한 지점을 통해 연결되며 가능하면 Bead를 사용합니다.EMI 억제가 필요한 경우 접지선을 다른 곳에 연결하십시오.
5.7 모든 접지선은 25-50mil로 가능한 한 넓어야 합니다.
5.8 모든 IC 전원 공급 장치/접지 사이의 커패시터 트레이스는 가능한 한 짧아야 하며 비아 홀을 사용하지 않아야 합니다.
6. 수정 발진기 회로
6.1 수정 발진기(예: XTLI, XTLO)의 입력/출력 단자에 연결된 모든 트레이스는 잡음 간섭 및 수정에 대한 분산 커패시턴스의 영향을 줄이기 위해 가능한 한 짧아야 합니다.XTLO 트레이스는 가능한 한 짧아야 하며 굽힘 각도는 45도 이상이어야 합니다.(XTLO는 상승시간이 빠르고 전류가 높은 드라이버에 연결되어 있기 때문에)
6.2 양면기판에는 접지층이 없으며, 수정발진기 커패시터의 접지선은 가능한 한 폭이 짧은 짧은 배선으로 장치에 연결되어야 한다.
수정 발진기에 가장 가까운 DGND 핀은 비아 수를 최소화합니다.
6.3 가능한 경우 크리스탈 케이스를 접지하십시오.
6.4 XTLO 핀과 크리스탈/커패시터 노드 사이에 100옴 저항을 연결합니다.
6.5 수정 발진기 커패시터의 접지는 모뎀의 GND 핀에 직접 연결됩니다.커패시터를 모뎀의 GND 핀에 연결하기 위해 접지 영역이나 접지 패턴을 사용하지 마십시오.
7. EIA/TIA-232 인터페이스를 이용한 독립 모뎀 설계
7.1 금속 케이스를 사용하십시오.플라스틱 셸이 필요한 경우 내부에 금속 호일을 붙이거나 전도성 물질을 뿌려 EMI를 줄여야 합니다.
7.2 각 전원 코드에 동일한 패턴의 초크를 놓습니다.
7.3 구성 요소는 함께 배치되고 EIA/TIA-232 인터페이스의 커넥터에 가깝습니다.
7.4 모든 EIA/TIA-232 장치는 전원에서 전원/접지에 개별적으로 연결됩니다.전원/접지의 소스는 보드의 전원 입력 단자 또는 전압 조정기 칩의 출력 단자여야 합니다.
7.5 EIA/TIA-232 케이블 신호 접지 대 디지털 접지.
7.6 다음의 경우 EIA/TIA-232 케이블 실드를 모뎀 쉘에 연결할 필요가 없습니다.빈 연결;비드를 통해 디지털 접지에 연결;EIA/TIA-232 케이블은 자기 링이 모뎀 쉘 근처에 있을 때 디지털 접지에 직접 연결됩니다.
8. VC 및 VREF 회로 커패시터의 배선은 가능한 한 짧고 중립 영역에 위치해야 합니다.
8.1 10uF VC 전해 콘덴서의 양극 단자와 0.1uF VC 콘덴서를 모뎀의 VC핀(PIN24)에 별도의 선으로 연결한다.
8.2 10uF VC 전해 커패시터의 음극 단자와 0.1uF VC 커패시터를 모뎀의 AGND 핀(PIN34)에 비드를 통해 연결하고 독립선을 사용한다.
8.3 10uF VREF 전해 콘덴서의 양극 단자와 0.1uF VC 콘덴서를 모뎀의 VREF 핀(PIN25)에 별도의 배선으로 연결한다.
8.4 10uF VREF 전해 커패시터의 음극 단자와 0.1uF VC 커패시터를 독립적인 트레이스를 통해 모뎀의 VC 핀(PIN24)에 연결합니다.8.1 추적과는 독립적입니다.
VREF ——+——–+
┿ 10u ┿ 0.1u
VC ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ AGND
사용된 비드는 다음을 충족해야 합니다.
임피던스 = 100MHz에서 70W;
정격 전류 = 200mA;
최대 저항 = 0.5W.
9. 전화 및 핸드셋 인터페이스
9.1 팁과 링 사이의 인터페이스에 초크를 놓습니다.
9.2 전화선의 디커플링 방법은 인덕턴스 조합, 초크 및 커패시터 추가와 같은 방법을 사용하여 전원 공급 장치와 유사합니다.그러나 전화선의 분리는 전원 공급 장치의 분리보다 더 어렵고 더 주목할 만합니다.일반적인 관행은 성능/EMI 테스트 인증 중에 조정을 위해 이러한 장치의 위치를 예약하는 것입니다.
게시 시간: 2023년 5월 11일