पीसीबी आरेख बनाते समय किस बात पर ध्यान देना चाहिए?

1. सामान्य नियम

1.1 डिजिटल, एनालॉग और डीएए सिग्नल वायरिंग क्षेत्र पीसीबी पर पूर्व-विभाजित हैं।
1.2 डिजिटल और एनालॉग घटकों और संबंधित वायरिंग को यथासंभव अलग किया जाना चाहिए और अपने स्वयं के वायरिंग क्षेत्रों में रखा जाना चाहिए।
1.3 हाई-स्पीड डिजिटल सिग्नल ट्रेस यथासंभव छोटे होने चाहिए।
1.4 संवेदनशील एनालॉग सिग्नल ट्रेस को यथासंभव छोटा रखें।
1.5 बिजली और जमीन का उचित वितरण।
1.6 DGND, AGND और फ़ील्ड अलग हो गए हैं।
1.7 बिजली आपूर्ति और महत्वपूर्ण सिग्नल ट्रेस के लिए चौड़े तारों का उपयोग करें।
1.8 डिजिटल सर्किट को समानांतर बस/सीरियल डीटीई इंटरफेस के पास रखा गया है, और डीएए सर्किट को टेलीफोन लाइन इंटरफेस के पास रखा गया है।

2. घटक प्लेसमेंट

2.1 सिस्टम सर्किट योजनाबद्ध आरेख में:
ए) डिजिटल, एनालॉग, डीएए सर्किट और उनके संबंधित सर्किट को विभाजित करें;
बी) प्रत्येक सर्किट में डिजिटल, एनालॉग, मिश्रित डिजिटल/एनालॉग घटकों को विभाजित करें;
ग) प्रत्येक आईसी चिप की बिजली आपूर्ति और सिग्नल पिन की स्थिति पर ध्यान दें।
2.2 पीसीबी पर डिजिटल, एनालॉग और डीएए सर्किट के वायरिंग क्षेत्र को प्रारंभिक रूप से विभाजित करें (सामान्य अनुपात 2/1/1), और डिजिटल और एनालॉग घटकों और उनके संबंधित वायरिंग को यथासंभव दूर रखें और उन्हें उनके संबंधित तक सीमित रखें वायरिंग क्षेत्र.
नोट: जब डीएए सर्किट एक बड़े अनुपात में व्याप्त होता है, तो इसके वायरिंग क्षेत्र से गुजरने वाले अधिक नियंत्रण/स्थिति सिग्नल निशान होंगे, जिन्हें स्थानीय नियमों के अनुसार समायोजित किया जा सकता है, जैसे कि घटक रिक्ति, उच्च वोल्टेज दमन, वर्तमान सीमा, आदि।
2.3 प्रारंभिक विभाजन पूरा होने के बाद, कनेक्टर और जैक से घटकों को रखना शुरू करें:
ए) प्लग-इन की स्थिति कनेक्टर और जैक के आसपास आरक्षित है;
बी) घटकों के चारों ओर बिजली और ग्राउंड वायरिंग के लिए जगह छोड़ें;
ग) सॉकेट के चारों ओर संबंधित प्लग-इन की स्थिति को अलग रखें।
2.4 पहले स्थान पर हाइब्रिड घटक (जैसे मॉडेम डिवाइस, ए/डी, डी/ए रूपांतरण चिप्स, आदि):
ए) घटकों की प्लेसमेंट दिशा निर्धारित करें, और डिजिटल सिग्नल और एनालॉग सिग्नल पिन को उनके संबंधित वायरिंग क्षेत्रों का सामना करने का प्रयास करें;
बी) डिजिटल और एनालॉग सिग्नल रूटिंग क्षेत्रों के जंक्शन पर घटकों को रखें।
2.5 सभी एनालॉग डिवाइस रखें:
ए) डीएए सर्किट सहित एनालॉग सर्किट घटकों को रखें;
बी) एनालॉग डिवाइस को एक दूसरे के करीब रखा जाता है और पीसीबी के किनारे पर रखा जाता है जिसमें TXA1, TXA2, RIN, VC और VREF सिग्नल ट्रेस शामिल होते हैं;
ग) TXA1, TXA2, RIN, VC, और VREF सिग्नल ट्रेस के आसपास उच्च शोर वाले घटकों को रखने से बचें;
डी) सीरियल डीटीई मॉड्यूल के लिए, डीटीई ईआईए/टीआईए-232-ई
प्रत्येक लाइन पर चोक कॉइल और कैपेसिटर जैसे शोर दमन उपकरणों को कम करने/बचने के लिए श्रृंखला इंटरफ़ेस सिग्नल के रिसीवर/ड्राइवर को कनेक्टर के जितना संभव हो उतना करीब और उच्च-आवृत्ति क्लॉक सिग्नल रूटिंग से दूर होना चाहिए।
2.6 डिजिटल घटकों और डिकॉउलिंग कैपेसिटर को रखें:
ए) वायरिंग की लंबाई कम करने के लिए डिजिटल घटकों को एक साथ रखा जाता है;
बी) आईसी की बिजली आपूर्ति और जमीन के बीच 0.1uF डिकॉउलिंग कैपेसिटर रखें, और ईएमआई को कम करने के लिए कनेक्टिंग तारों को जितना संभव हो उतना छोटा रखें;
ग) समानांतर बस मॉड्यूल के लिए, घटक एक दूसरे के करीब हैं
एप्लिकेशन बस इंटरफ़ेस मानक का अनुपालन करने के लिए कनेक्टर को किनारे पर रखा गया है, जैसे कि आईएसए बस लाइन की लंबाई 2.5 इंच तक सीमित है;
डी) सीरियल डीटीई मॉड्यूल के लिए, इंटरफ़ेस सर्किट कनेक्टर के करीब है;
ई) क्रिस्टल ऑसिलेटर सर्किट अपने ड्राइविंग डिवाइस के जितना संभव हो उतना करीब होना चाहिए।
2.7 प्रत्येक क्षेत्र के ग्राउंड तार आमतौर पर 0 ओम प्रतिरोधकों या मोतियों के साथ एक या अधिक बिंदुओं पर जुड़े होते हैं।

3. सिग्नल रूटिंग

3.1 मॉडेम सिग्नल रूटिंग में, जिन सिग्नल लाइनों में शोर होने की संभावना होती है और जो सिग्नल लाइनें हस्तक्षेप के प्रति संवेदनशील होती हैं, उन्हें यथासंभव दूर रखा जाना चाहिए।यदि यह अपरिहार्य है, तो अलग करने के लिए एक तटस्थ सिग्नल लाइन का उपयोग करें।
3.2 डिजिटल सिग्नल वायरिंग को यथासंभव डिजिटल सिग्नल वायरिंग क्षेत्र में रखा जाना चाहिए;
एनालॉग सिग्नल वायरिंग को यथासंभव एनालॉग सिग्नल वायरिंग क्षेत्र में रखा जाना चाहिए;
(पृथक चिन्हों को रूटिंग क्षेत्र से बाहर जाने से रोकने के लिए सीमा पर पहले से रखा जा सकता है)
क्रॉस-कपलिंग को कम करने के लिए डिजिटल सिग्नल ट्रेस और एनालॉग सिग्नल ट्रेस लंबवत हैं।
3.3 एनालॉग सिग्नल ट्रेस को एनालॉग सिग्नल रूटिंग क्षेत्र तक सीमित करने के लिए पृथक ट्रेस (आमतौर पर ग्राउंड) का उपयोग करें।
ए) एनालॉग क्षेत्र में अलग-अलग ग्राउंड ट्रेस को एनालॉग सिग्नल वायरिंग क्षेत्र के चारों ओर पीसीबी बोर्ड के दोनों किनारों पर 50-100 मील की लाइन चौड़ाई के साथ व्यवस्थित किया जाता है;
बी) डिजिटल क्षेत्र में पृथक ग्राउंड ट्रेस को पीसीबी बोर्ड के दोनों किनारों पर डिजिटल सिग्नल वायरिंग क्षेत्र के चारों ओर घुमाया जाता है, जिसकी लाइन चौड़ाई 50-100 मील है, और पीसीबी बोर्ड के एक तरफ की चौड़ाई 200 मील होनी चाहिए।
3.4 समानांतर बस इंटरफ़ेस सिग्नल लाइन की चौड़ाई > 10मिलि (आम तौर पर 12-15मिलि), जैसे /HCS, /HRD, /HWT, /RESET।
3.5 एनालॉग सिग्नल ट्रेस की लाइन चौड़ाई >10मिलि (आम तौर पर 12-15मिलि) है, जैसे एमआईसीएम, एमआईसीवी, एसपीकेवी, वीसी, वीआरईएफ, टीएक्सए1, टीएक्सए2, आरएक्सए, टेलिन, टेलआउट।
3.6 अन्य सभी सिग्नल निशान यथासंभव चौड़े होने चाहिए, लाइन की चौड़ाई > 5 मील (सामान्य रूप से 10 मील) होनी चाहिए, और घटकों के बीच के निशान यथासंभव छोटे होने चाहिए (उपकरण लगाते समय पूर्व-विचार पर विचार किया जाना चाहिए)।
3.7 संबंधित आईसी के लिए बाईपास कैपेसिटर की लाइन की चौड़ाई >25 मील होनी चाहिए, और जितना संभव हो सके विअस के उपयोग से बचना चाहिए। 3.8 विभिन्न क्षेत्रों से गुजरने वाली सिग्नल लाइनें (जैसे कि विशिष्ट कम गति नियंत्रण/स्थिति सिग्नल) होनी चाहिए एक बिंदु (पसंदीदा) या दो बिंदुओं पर पृथक ग्राउंड तारों से गुजरें।यदि ट्रेस केवल एक तरफ है, तो पृथक ग्राउंड ट्रेस सिग्नल ट्रेस को छोड़ने और इसे निरंतर बनाए रखने के लिए पीसीबी के दूसरी तरफ जा सकता है।
3.9 उच्च-आवृत्ति सिग्नल रूटिंग के लिए 90-डिग्री कोनों का उपयोग करने से बचें, और चिकने आर्क या 45-डिग्री कोनों का उपयोग करें।
3.10 उच्च-आवृत्ति सिग्नल रूटिंग से वाया कनेक्शन का उपयोग कम होना चाहिए।
3.11 सभी सिग्नल ट्रेस को क्रिस्टल ऑसिलेटर सर्किट से दूर रखें।
3.12 उच्च-आवृत्ति सिग्नल रूटिंग के लिए, उस स्थिति से बचने के लिए एकल निरंतर रूटिंग का उपयोग किया जाना चाहिए जहां रूटिंग के कई खंड एक बिंदु से विस्तारित होते हैं।
3.13 डीएए सर्किट में, छिद्रण (सभी परतों) के आसपास कम से कम 60मिलि का स्थान छोड़ें।

4. बिजली की आपूर्ति

4.1 बिजली कनेक्शन संबंध निर्धारित करें।
4.2 डिजिटल सिग्नल वायरिंग क्षेत्र में, 0.1uF सिरेमिक कैपेसिटर के समानांतर 10uF इलेक्ट्रोलाइटिक कैपेसिटर या टैंटलम कैपेसिटर का उपयोग करें और फिर इसे बिजली की आपूर्ति और जमीन के बीच कनेक्ट करें।शोर हस्तक्षेप के कारण होने वाले पावर स्पाइक्स को रोकने के लिए एक को पावर इनलेट सिरे और पीसीबी बोर्ड के सबसे दूर वाले सिरे पर रखें।
4.3 दो तरफा बोर्डों के लिए, बिजली की खपत करने वाले सर्किट के समान परत में, सर्किट को दोनों तरफ 200 मील की लाइन चौड़ाई के साथ पावर ट्रेस से घेरें।(दूसरे पक्ष को डिजिटल ग्राउंड की तरह ही संसाधित किया जाना चाहिए)
4.4 आम तौर पर, पहले बिजली के निशान बिछाए जाते हैं, और फिर सिग्नल के निशान बिछाए जाते हैं।

5. ज़मीन

5.1 दो तरफा बोर्ड में, डिजिटल और एनालॉग घटकों (डीएए को छोड़कर) के आसपास और नीचे अप्रयुक्त क्षेत्रों को डिजिटल या एनालॉग क्षेत्रों से भरा जाता है, और प्रत्येक परत के समान क्षेत्र एक साथ जुड़े होते हैं, और विभिन्न परतों के समान क्षेत्र होते हैं एकाधिक वाया के माध्यम से जुड़ा हुआ: मॉडेम डीजीएनडी पिन डिजिटल ग्राउंड एरिया से जुड़ा है, और एजीएनडी पिन एनालॉग ग्राउंड एरिया से जुड़ा है;डिजिटल ग्राउंड एरिया और एनालॉग ग्राउंड एरिया को एक सीधे अंतराल से अलग किया जाता है।
5.2 चार-परत बोर्ड में, डिजिटल और एनालॉग घटकों (डीएए को छोड़कर) को कवर करने के लिए डिजिटल और एनालॉग ग्राउंड क्षेत्रों का उपयोग करें;मॉडेम डीजीएनडी पिन डिजिटल ग्राउंड एरिया से जुड़ा है, और एजीएनडी पिन एनालॉग ग्राउंड एरिया से जुड़ा है;डिजिटल ग्राउंड एरिया और एनालॉग ग्राउंड एरिया को एक सीधे अंतराल से अलग करके उपयोग किया जाता है।
5.3 यदि डिज़ाइन में ईएमआई फ़िल्टर की आवश्यकता है, तो इंटरफ़ेस सॉकेट पर एक निश्चित स्थान आरक्षित किया जाना चाहिए।अधिकांश ईएमआई उपकरण (बीड्स/कैपेसिटर) इस क्षेत्र में रखे जा सकते हैं;उससे जुड़ा हुआ.
5.4 प्रत्येक कार्यात्मक मॉड्यूल की बिजली आपूर्ति अलग की जानी चाहिए।कार्यात्मक मॉड्यूल को विभाजित किया जा सकता है: समानांतर बस इंटरफ़ेस, डिस्प्ले, डिजिटल सर्किट (एसआरएएम, ईपीरोम, मॉडेम) और डीएए, आदि। प्रत्येक कार्यात्मक मॉड्यूल की पावर/ग्राउंड को केवल पावर/ग्राउंड के स्रोत पर जोड़ा जा सकता है।
5.5 सीरियल डीटीई मॉड्यूल के लिए, पावर कपलिंग को कम करने के लिए डिकूपिंग कैपेसिटर का उपयोग करें, और टेलीफोन लाइनों के लिए भी ऐसा ही करें।
5.6 ग्राउंड तार एक बिंदु के माध्यम से जुड़ा हुआ है, यदि संभव हो तो बीड का उपयोग करें;यदि ईएमआई दबाना आवश्यक हो तो ग्राउंड वायर को अन्य स्थानों पर जोड़ने की अनुमति दें।
5.7 सभी ग्राउंड तार यथासंभव चौड़े, 25-50 मील के होने चाहिए।
5.8 सभी आईसी बिजली आपूर्ति/जमीन के बीच संधारित्र निशान जितना संभव हो उतना छोटा होना चाहिए, और किसी भी छेद का उपयोग नहीं किया जाना चाहिए।

6. क्रिस्टल ऑसिलेटर सर्किट

6.1 क्रिस्टल ऑसिलेटर (जैसे XTLI, XTLO) के इनपुट/आउटपुट टर्मिनलों से जुड़े सभी निशान क्रिस्टल पर शोर हस्तक्षेप और वितरित कैपेसिटेंस के प्रभाव को कम करने के लिए जितना संभव हो उतना छोटा होना चाहिए।XTLO ट्रेस यथासंभव छोटा होना चाहिए, और झुकने का कोण 45 डिग्री से कम नहीं होना चाहिए।(क्योंकि XTLO तेज वृद्धि समय और उच्च धारा वाले ड्राइवर से जुड़ा है)
6.2 दो तरफा बोर्ड में कोई ग्राउंड लेयर नहीं है, और क्रिस्टल ऑसिलेटर कैपेसिटर के ग्राउंड वायर को यथासंभव छोटे तार के साथ डिवाइस से जोड़ा जाना चाहिए
डीजीएनडी पिन क्रिस्टल ऑसिलेटर के सबसे करीब है, और विअस की संख्या को कम करता है।
6.3 यदि संभव हो तो क्रिस्टल केस को ग्राउंड करें।
6.4 एक्सटीएलओ पिन और क्रिस्टल/कैपेसिटर नोड के बीच 100 ओम अवरोधक कनेक्ट करें।
6.5 क्रिस्टल ऑसिलेटर कैपेसिटर की ग्राउंड सीधे मॉडेम के जीएनडी पिन से जुड़ी होती है।कैपेसिटर को मॉडेम के जीएनडी पिन से जोड़ने के लिए ग्राउंड एरिया या ग्राउंड ट्रेस का उपयोग न करें।

7. EIA/TIA-232 इंटरफ़ेस का उपयोग करके स्वतंत्र मॉडेम डिज़ाइन

7.1 धातु के केस का उपयोग करें।यदि प्लास्टिक के खोल की आवश्यकता है, तो ईएमआई को कम करने के लिए धातु की पन्नी को अंदर चिपकाया जाना चाहिए या प्रवाहकीय सामग्री का छिड़काव किया जाना चाहिए।
7.2 प्रत्येक पावर कॉर्ड पर एक ही पैटर्न के चोक लगाएं।
7.3 घटकों को एक साथ और EIA/TIA-232 इंटरफ़ेस के कनेक्टर के करीब रखा गया है।
7.4 सभी ईआईए/टीआईए-232 डिवाइस व्यक्तिगत रूप से पावर स्रोत से पावर/ग्राउंड से जुड़े हुए हैं।पावर/ग्राउंड का स्रोत बोर्ड पर पावर इनपुट टर्मिनल या वोल्टेज रेगुलेटर चिप का आउटपुट टर्मिनल होना चाहिए।
7.5 ईआईए/टीआईए-232 केबल सिग्नल ग्राउंड से डिजिटल ग्राउंड।
7.6 निम्नलिखित मामलों में, ईआईए/टीआईए-232 केबल शील्ड को मॉडेम शेल से कनेक्ट करने की आवश्यकता नहीं है;खाली कनेक्शन;एक मनके के माध्यम से डिजिटल ग्राउंड से जुड़ा हुआ;जब मॉडेम शेल के पास एक चुंबकीय रिंग रखी जाती है तो EIA/TIA-232 केबल सीधे डिजिटल ग्राउंड से जुड़ा होता है।

8. वीसी और वीआरईएफ सर्किट कैपेसिटर की वायरिंग यथासंभव छोटी होनी चाहिए और तटस्थ क्षेत्र में स्थित होनी चाहिए।

8.1 10uF VC इलेक्ट्रोलाइटिक कैपेसिटर और 0.1uF VC कैपेसिटर के पॉजिटिव टर्मिनल को एक अलग तार के माध्यम से मॉडेम के VC पिन (PIN24) से कनेक्ट करें।
8.2 10uF VC इलेक्ट्रोलाइटिक कैपेसिटर और 0.1uF VC कैपेसिटर के नकारात्मक टर्मिनल को एक बीड के माध्यम से मॉडेम के AGND पिन (PIN34) से कनेक्ट करें और एक स्वतंत्र तार का उपयोग करें।
8.3 10uF VREF इलेक्ट्रोलाइटिक कैपेसिटर और 0.1uF VC कैपेसिटर के पॉजिटिव टर्मिनल को एक अलग तार के माध्यम से मॉडेम के VREF पिन (PIN25) से कनेक्ट करें।
8.4 10यूएफ वीआरईएफ इलेक्ट्रोलाइटिक कैपेसिटर के नकारात्मक टर्मिनल और 0.1यूएफ वीसी कैपेसिटर को एक स्वतंत्र ट्रेस के माध्यम से मॉडेम के वीसी पिन (पिन24) से कनेक्ट करें;ध्यान दें कि यह 8.1 ट्रेस से स्वतंत्र है।
वीआरईएफ ——+——–+
┿ 10u ┿ 0.1u
वीसी ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ एजीएनडी
प्रयुक्त मनका मिलना चाहिए:
प्रतिबाधा = 100 मेगाहर्ट्ज पर 70W;;
रेटेड करंट = 200mA;;
अधिकतम प्रतिरोध = 0.5W.

9. फ़ोन और हैंडसेट इंटरफ़ेस

9.1 टिप और रिंग के बीच इंटरफेस पर चोक लगाएं।
9.2 टेलीफोन लाइन की डिकॉउलिंग विधि बिजली आपूर्ति के समान है, जिसमें इंडक्शन संयोजन, चोक और कैपेसिटर जोड़ने जैसी विधियों का उपयोग किया जाता है।हालाँकि, बिजली आपूर्ति को अलग करने की तुलना में टेलीफोन लाइन को अलग करना अधिक कठिन और अधिक उल्लेखनीय है।सामान्य अभ्यास प्रदर्शन/ईएमआई परीक्षण प्रमाणन के दौरान समायोजन के लिए इन उपकरणों की स्थिति को आरक्षित करना है।